본문 바로가기
HOME> 논문 > 논문 검색상세

학위논문 상세정보

슈퍼스칼라 프로세서에서 효율적인 분기예상기법 원문보기
An Efficient Branch Prediction Scheme in Superscalar Processor

  • 저자

    金桂益

  • 학위수여기관

    水原大學校

  • 학위구분

    국내석사

  • 학과

    電子計算學科

  • 지도교수

  • 발행년도

    1997

  • 총페이지

    iv, 45 p.

  • 키워드

    슈퍼스칼라 동적분기예상 분오토마톤;

  • 언어

    kor

  • 원문 URL

    http://www.riss.kr/link?id=T8953696&outLink=K  

  • 초록

    슈퍼스칼라 프로세서는 한 사이클에 다수의 명령어를 반입, 이슈 실행시켜 명령어 수준 병렬성을 향상시키는 프로세서이다. 슈퍼스칼라 프로세서의 성능은 명령어의 간의 데이터 종속과 제어 종속 그리고 이슈되는 명령어에 의해서 제약된다. 제어 종속은 명령어의 흐름을 변경시키는 분기에 의해 발생된다. 분기는 그 결과에 따라 taken 되거나 not-taken 되기 때문에 파이프라인 지연이 발생한다. 파이프라인 지연을 감소하기 위하여 분기가 결정되기 전에 분기 목표를 예상하여 반입하는 분기 예상이 필요하다. 분기예상방법에는 수행 시간 중 예상정보를 기록하여 분기를 예상하는 방법이 있다. 이 방법 중에는 Two-Level Adaptive Training 방법이 있는데 이 방법에서는 분기 예상 정보를 저장하기 위하여 PHT를 사용하며 PHT의 엔트리 수는 유한하기 때문에 부정적 간섭이 발생한다. Agree Predictor는 부정적 간섭을 긍정적 간섭이나 중립적 간섭으로 변경시켜 예상정확도를 향상시켜 준다. 그러나 이는 편향비트가 잘 선택된 경우이고 그렇지 않은 경우에는 오히려 부정적 간섭이 더 발생한다는 문제점이 있다. 본 논문에서는 편향비트가 잘못 선택되어 발생하는 부정적 간섭을 줄여주기 위하여 편향비트를 동적으로 변경할 수 있는 방법을 제안하였다. 기존의 방법과 제안된 방법을 비교하기 위하여 SPEC921NT 벤치마크를 사용하여 시뮬레이션 하였다.


    In superscalar, instruction-level parallelism is exploited by fetching, issuing and executing multiple instructions in one cycle. The performance of superscalar processor depends on the data dependency and the control dependency between instructions. The control dependency occurs by branch instructions which change the flow of instruction stream. Since branch instruction is taken or not-taken according to the results of execution, they may occur the pipeline hazard. Therefore, to reduce the pipeline hazard, it requires an efficient branch prediction mechanisms which predict the branch target before resolving branch instruction. Branch prediction schemes record the history of branch execution at run-time and predict future branch direction using it. Two-level adaptive training scheme uses PHT(Pattern History Table) to record the history. But, since the number of PHT entries is finite, it may occur negative interferences. Agree predictor, which converts instance of negative interference into either positive or neutral interference, improves an accuracy of branch prediction. But, if the biasing bit is incorrectly chosen, Agree Predictor may increase negative interference. In this paper, we propose a scheme which may change the biasing bit dynamically to reduce negative interference. In the simulation, we compare the performance of the proposed scheme with those of conventional schemes using SPEC921NT benchmarks.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역