본문 바로가기
HOME> 논문 > 논문 검색상세

학위논문 상세정보

Verilog-A를 이용한 ADC/DAC 회로 모델링에 관한 연구 원문보기
(A) Study on the ADC/DAC Circuit Modeling using Verilog-A

  • 저자

    김해용

  • 학위수여기관

    湖西大學校 大學院

  • 학위구분

    국내석사

  • 학과

    전자공학과 ASIC설계 전공

  • 지도교수

  • 발행년도

    2002

  • 총페이지

    vi, 55p.

  • 키워드

    Verilog-A ADC/DAC 회로 모델링;

  • 언어

    kor

  • 원문 URL

    http://www.riss.kr/link?id=T10050974&outLink=K  

  • 초록

    The rapidly evolving markets in communications, computers, automotive and consumer electronics, driven by feature and cost-competition, are driving the demand for higher levels of integration of analog and digital functionality. This dynamic is pushing the mixed-signal IC and electronic systems manufactures. The scope and magnitude of mew product innovation, the push towards system-on-chip integration levels, and decreasing product life cycles have all exacerbated the need for more effective design tools and methodologies which best utilize the limited availability of analog and mixed-signal IC and systems developers.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역