본문 바로가기
HOME> 논문 > 논문 검색상세

학위논문 상세정보

TV IF 신호의 피크 샘플링을 위한 ADC 클럭 생성기의 설계 원문보기
Design of ADC Clock Generator for Peak Sampling of TV IF Signal

  • 저자

    추철환

  • 학위수여기관

    고려대학교 대학원

  • 학위구분

    국내석사

  • 학과

    전자공학과

  • 지도교수

  • 발행년도

    2004

  • 총페이지

    ⅸ, 59p.

  • 키워드

    신호전송방식 수신기 피크샘플링;

  • 언어

    kor

  • 원문 URL

    http://www.riss.kr/link?id=T10071971&outLink=K  

  • 초록

    현재 아날로그 방식을 지원하기 위한 TV 수신기의 demodulation은 PLL을 사용한 synchronous detection 방식이 주로 사용되고 있다. 이는 신호의 왜곡이 작고 정밀한 신호의 복원이 가능하다는 장점이 있으나 외부 수동 소자를 이용한 vco등이 사용되어 면적과 복잡도가 증가하는 단점이 있다. 본 논문에서는 간단한 회로 구성으로 면적과 전력 소모를 줄일 수 있는 새로운 video IF demodulation방식을 제안하였으며 이를 위한 ADC 클럭 생성기를 설계하였다. 이는 중간 주파수에서 기저 대역 주파수로 변환하기 위해 video IF carrier의 peak point를 직접 샘플링 하는 것으로 PLL과 mixer블록을 사용하지 않고 단지 기존에 사용되고 있는 ADC의 클럭 타이밍을 IF carrier의 peak point와 일치시키도록 하는 클럭 생성기를 구현함으로써 이루어진다. 제안된 클럭 생성기는 삼성 0.35um공정을 이용하여 설계되었으며 그 면적이 0.15mm에 불과하다. 전체 회로는 23mW의 전력을 소모하며 피크 추적 시 에러는 20도 이내이다. 제안된 IF demodulation방식을 사용함으로서 복잡한 PLL 블록을 제거할 수 있으며 그에 따른 원가의 절감 및 소모 전력의 감소 효과를 얻을 수 있을 것으로 기대된다.


    Since the TV broadcasting standard is to be changed from analog to digital within 2010, TV receivers are forced to support both standards. However, two kinds of circuits that support both standards make cost disadvantages of TV receiver. In the case of analog broadcasting standard, synchronous detection with PLL (phase-locked loop) is mainly used for IF (intermediate frequency) demodulation. Even though highest performance such as small signal distortion and accurate carrier recovery could be achieved by synchronous detection, complex structure and external passive components for PLL are burdensome. A new video IF demodulation method for analog TV broadcasting standard is proposed in this thesis. The proposed method enables that ADC samples peak points of video IF signal with 22.875MHz sampling frequency to convert IF signal to sampled baseband signal. In the sampling process, a clock generator which is designed to match the rising edge of a clock and the peak point of IF signal is used. PLL and mixer for demodulation are removed by using the proposed ADC clock generator. ADC clock generator for peak point detection consists of a phase shifter, comparator and clock divider. Proposed ADC clock generator is designed in 0.35um 1P4M CMOS process and occupies in 0.15㎟ (500um×300um). In simulation, it is found that 23mW power is consumed and maximum peak tracking error is 20 degree. By using proposed IF demodulation scheme, we can expect cost and power effectiveness which dues to removal of PLL and mixer. Furthermore, we may apply the scheme to several areas such as portable or cellular phone TV application.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역