본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

완전 비트 순차 구조에 근거한 2차원 DCT/IDCT VLSI 구현
Implementation of 2-D DCT/IDCT VLSI based on Fully Bit-Serial Architecture

임호근    (한국과학기술연구원 정보전자공학부   ); 류근장    (한국과학기술연구원 정보전자공학부   ); 권용무    (한국과학기술연구원 정보전자공학부   ); 김형곤    (한국과학기술연구원 정보전자공학부  );
  • 초록

    The distributed arithmetic approach has been commonly recognized as an efficient method to implement the inner-product type of computation with fixed coefficients such as DCT/IDCT. This paper presents a novel architecture and the implementation of 2-D DCT/IDCT VLSI chip based on distributed arithmetic. The main feature of the proposed architecture is a fully 2-bit serial pipeline and parallel structure with memory-based signal processing circuitry, which is efficient to the implementation of the bit-serial operation of distributed arithmetic. All modules of the proposed architecture are designed with NP-dynamic circuitry to reduce the power consumption and to increase the performance. This chip is applicable in HDTV systems working at video sampling rate up to 75 MHz.


 저자의 다른 논문

  • 임호근 (1)

    1. 1991 "시범 MPAC 시스템 개발에 관한 연구" 의공학회지 = Journal of biomedical engineering research 12 (3): 215~222    
  • 류근장 (1)

  • 권용무 (21)

  • 김형곤 (16)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기