본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

거상투영을 이용한 2단계 고속 블록정합 알고리즘의 하드웨어 설계
Hardware Design of a Two-Stage Fast blck Matching Algorithm Using Integral Projections

판성범    (서강대학교 전자공학과   ); 채승수    (서강대학교 전자공학과   ); 김준식    (서강대학교 전자공학과   ); 박래홍    (서강대학교 전자공학과   ); 조위덕    (전자부품종합기술연구소   ); 임신일    (전자부품종합기술연구소  );
  • 초록

    In this paper we investigate the hardware implementation of block matching algorithms (BMAs) for moving sequences. Using systolic arrays we propose a hardware architecture of a two-stage BMA using integral projections which reduces greatly computational complexity with its performance comparable to that of the full search (FS). Proposed hardware architecture is faster than hardware architecture of the FS by 2~15 times. For realization of the FS and two stage BMA modeling and simulation results using SPW and VHDL are also shown.


 저자의 다른 논문

  • 판성범 (1)

    1. 1994 "DCT/DST/DHT 하드웨어 구현을 위한 2차원 시스톨릭 어레이" 電子工學會論文誌. Journal of the Korea institute of telematics and electronics. B b31 (10): 11~20    
  • 채승수 (3)

  • 박래홍 (97)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기