본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

회로 분할법에 의한 정확한 논리 시뮬레이션
Accurate Logic Simulation Using Partitioning

오상호   (연세대학교 전기공학과UU0000936  );
  • 초록

    회로의 크기가 점점 방대해지고 복잡해짐에 따라 설계검증을 위해 시뮬레이션은 매우 중요한 역할을 하고 있으며 빠른 속도와 정확성이 요구 되어지고 있다. 좋은 시뮬레이터는 실제회로에서 출력되는 정확한 값을 예상할 수 있어야 하지만 3논리값 시뮬레이션에서는 X값 전파(unknown propagation)문제를 발생시켜 출력의 정확도를 떨어뜨리게 된다. 본 논문은 X값 전파 문제를 효과적으로 다루기 위해 분할기법을 사용했으며 분할의 깊이를 선택적으로 조절하는 효율적인 알고리즘을 개발하였고, 이를 토대로 미지값을 쉽고 빠르게 처리하는 시뮬레이터를 개발하였다. 그리고 벤치마크회로를 이용하여 새로 개발한 알고리즘과 시뮬레이터의 효율을 입증하였다.


    As circuits are larger and more complicated, logic simulation is playing a very important role in design verification. A good simulator should be fast and accurate, but unknown values in 3 value simulator may generate X-propagation problem which makes inaccurate output values. In this paper, a new partitioning method is devised to deal with X-propagation problem efficiently and an efficient algorithm is developed which is able to optimize time and accuracy by controlling partition depths. The results prove the effectiveness of the new simulation algorithm using some benchmark circuits.


  • 참고문헌 (11)

    1. TEGAS2-Anatomy of a General Purpose Test Generation and Simulation System for Digital Logic , S. Szygenda , Proc. of Design Automation Conference / v.,pp.116-1253,
    2. E. Horbst , Logic Design and Simulation / v.,pp.,
    3. The Complexity of Accurate Logic Simulation , H. P. Chang;J. A. Abraham , Proc. International Conference on Computer-Aided Design / v.,pp.,
    4. Modeling and Digital Simulation for Design Verfication and Diagnosis , S. Szygnda;E. W. Thompson , IEEE Transaction on Computers / v.25,pp.1242-1253,
    5. A Neutral Netlist of 10 Combinational Benchmark Circuit and a Target Translation in FORTRAN , F. Brglez;H. Fujiwara , Proc. of International Symposium on circuits and Systims / v.,pp.695-698,
    6. M. Abramovici;M. A. Breuer;A. D. Friedman , Digital System Testable & Testable Design / v.,pp.43-46,
    7. M. A. Breuer;A. D. Friedman , Diagnosis & Reliable Design of Digital Systems / v.,pp.,
    8. A Note on Three-Valued Logic Simulation , M. A. Breuer , IEEE Transactions on Computers / v.,pp.399-402,
    9. Accurate Logic Simulation in The Presence of Unknowns , S. J. Chandra;J. H. Patel , IEEE Proc. of International Conference on Computer-Aided Design / v.,pp.34-37,
    10. Mapping and Aogorithms for Gate Modeling on a Digital Simulation Environment , Y. H. Jea;S. A. Szygenda , IEEE Transactions on Circuits and Systems / v.26,pp.304-315,
    11. A. Miczo , Digital Logic testing and Simulation / v.,pp.,

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기