본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

저전력용 CMOS 비교기의 시스템 응용을 위한 옵셋 전압 최소화 기법
An offset-voltage reduction technique for system applications of a low-power CMOS comparator

곽명보    (서강대학교 전자공학과   ); 이승훈    (서강대학교 전자공학과   ); 이인환    (한양대학교 전자공학부  );
  • 초록

    In this paper, system application techniques of a low-voltage low-power CMOS comparator are proposed. The proposed techniques employ poly-layer lines instead of conventional dummy cells to improve the accuracy of comparators which are located in both ends of a comparator array. This technique is easily applicable for hihg-density systems such as memory. The proposed circuits are implemented using a 0.6 um signle-poly double-metal n-well CMOS technology and the dissipated power is 0.38 mW. at a 20MHz clock speed based on a 3V supply. The comparator offsets are measured separately and compared for system applications. Using the proposed techniues, the measured comparator offsets are reduced by 40% of a conventional case.


  • 이 논문을 인용한 문헌 (2)

    1. 1999. "Low-power Analog-to-Digital Converter for video signal processing" 한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신, 24(a8): 1259~1264     
    2. Seong, Kwang-Su ; Hyun, Eu-Gin ; Seo, Hee-Don 2000. "Design of High Speed Dynamic Latch Comparator with Reduced Offset using Initialization Switch" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체, 37(10): 65~72     

 저자의 다른 논문

  • 곽명보 (1)

    1. 1996 "저전압 저전력 비교기 설계기법" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a33 (5): 212~221    
  • Lee, Seung-Hoon (35)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기