본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

클럭-피드쓰루를 개선한 새로운 전류 기억 소자
New current memory cell with clock-feedthrough reduction scheme

민병무    (고려대학교 전자공학과 ASIC연구실   ); 김재완    (고려대학교 전자공학과 ASIC연구실   ); 김수원    (고려대학교 전자공학과 ASIC연구실  );
  • 초록

    An improved clock-feedthrough compensation scheme for switche dcurrent system is proposed. Both the signal dependent and the constant clock-feedthrough terms are cancelled by using both NMOS and PMOS current samplers and by adopting a source replication technique. The proposed current memory cell was fabricated with 0.6 $\mu$ m CMOS process. Both experimental and theoretical results on clock-feedthrough error reveal substantial reduction over the existing compensation schemes.


 저자의 다른 논문

  • 민병무 (1)

    1. 1994 "고속 전류 구동 Analog-to-digital 변환기의 설계" 電子工學會論文誌. Journal of the Korea institute of telematics and electronics. B b31 (7): 42~48    
  • Kim, Jae Wan (6)

  • Kim, Soo-Won (37)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기