본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

CMOS 회로의 단락 전류 예측 기법
Estimation Method of Short Circuit Current in CMOS Circuits

백종흠   (숭실대학교 컴퓨터학부UU0000851  ); 정승호   (숭실대학교 컴퓨터학부UU0000851  ); 김석윤   (숭실대학교 컴퓨터학부UU0000851  );
  • 초록

    본 논문은 정적 CMOS 회로의 단락 전류로 인한 전력소모와 게이트의 전달 지연시간을 구하기 위한 간단한 방법을 제시한다. 단락전류식은 게이트와 드레인 사이에 존재하는 커플링 커패시턴스의 영사한 후 모형화한 전류 수식을 기반으로 CMOS 회로의 지연 시간을 예측하기 위한 거시모형과 수식들을 제안하였다. 제안된 방법은 시뮬레이션을 통하여 현재의 기술 동향 특성인 신호 천이시간과 부하 커패시턴스가 감소하는 경우에 대해 이전의 연구보다 더욱 정확하고 신속히 예측할 수 있음을 보였다. 또한 제안된 거시 모형은 전류식이 변할지라도 전력소모와 타이밍 수준에서의 지연시간을 계산하는데 쉽게 적용이 가능하다.


  • 참고문헌 (16)

    1. Mark C. Johnson, Dinesh Somasekhar, and Kaushik Roy, 'Models and algorithm for bounds on leakage in CMOS circuits,' IEEE Trans. Computer-Aided Disign, vol. 18, no. 6, June 1999, pp. 714-725 
    2. S. R. Vemuru and N. Scheinberg, 'Short-circuit power dissipation estimation for CMOS logic gates,' IEEE Trans. Circuits Syst. I, vol. 41, Nov. 1994, pp. 762-765 
    3. 이 재훈, 김 택수, 공 정택, 이 상훈, 'Low power ALSI 설계를 위한 Circuit-level Power 해석 환경 개발', ASIC Design Workshop 신진박사 논문 발표대회 및 공개토론회 논문집, 1997년 7월 10일 -11일 
    4. A. Hirata, H. Onodera, and K. Tamaru, 'Estimation of propagation delay considering short-circuit current for static CMOS gates,' IEEE Trans. Circuits Syst. I, vol. 45, no. 11, Nov. 1998, pp. 1194-1198 
    5. H. J. M. Veendrick, 'Short-circuit dissipation of static CMOS circuitry and its impact on the design of buffer circuits,' IEEE J. Solid-State Circuits, vol. SC-19, Aug. 1984, pp. 468-473 
    6. N. Hedenstierna and K. O. Jeppson, 'CMOS circuit speed and buffer optimization,' IEEE Trans. Computer-Aided Design, vol. CAD-6, Mar. 1987, pp. 270-281 
    7. N. Hedenstierna and K. O. Jeppson, 'Comments on 'A module generator for optimized CMOS buffers',' IEEE Trans. VLSI Syst., vol. 3, no. 3, Mar. 1995, pp. 99-111 
    8. A. Hirata, H. Onodera, and K. Tamaru, 'Estimation of short-circuit power dissipation and its influence on propagation delay for static CMOS gates,' in Proc. IEEE Int. Symp. on Circuits and Systems, vol. 4, May 1996, pp. 751-754 
    9. L. Bisdounis, S. Nikolaidis, and O. Koufopavlou, 'Propagation delay and short-circuit power dissipation modeling of the CMOS inverter,' IEEE Trans. Circuits Syst. I, vol. 45, no. 3, Mar. 1998, pp. 259-270 
    10. N. H. E. Weste and K. Eshraghian, Principles of CMOS VLSI Design A Systems Perspective, New York: McGraw-Hill, 1993, pp. 183-191 
    11. Y. P. Tsividis, Operation and Modeling of the MOS Transistor, New York: McGraw-Hill, 1998, pp. 123-130 
    12. A. Papoulis, Probability, Random Variables, and Stochastic Processes., International Student Edition, McGraw-hill, pp. 102-105 
    13. S. Turgis and D. Auvergne, 'A novel macromodel for power estimation in CMOS structures,' IEEE Trans. Computer-Aided Design, vol. 17, no. 11, Nov. 1998, pp. 1090-1098 
    14. T. Sakurai and A. R. Newton, 'Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas,' IEEE J. Solid-State Circuits, vol. 25, Apr. 1990, pp. 584-594 
    15. S. M. Kang, 'Accurate simulation of power dissipation in VLSI circuits,' IEEE J. Solid-Sate Circuits, vol. SC-21, Oct. 1986, pp. 889-891 
    16. William H. Press, Brian P. Flannery, Saul A. Teukolsky, William T. Vetterling, Numerical Recipes in C, Cambridge University Press, 1990. pp. 156-157 

 저자의 다른 논문

  • 백종흠 (3)

    1. 2000 "정적 CMOS 회로의 단락 소모 전력 예측 기법" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 37 (11): 96~104    
    2. 2003 "PCB상의 전력 배분망 설계를 위한 임피던스 계산법" 전기학회논문지. The transactions of the Korean Institute of Electrical Engineers. D / D, 시스템 및 제어부문 52 (4): 246~251    
  • 정승호 (1)

  • 김석윤 (28)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기