본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

단일 코어 셀 확장을 이용한 다중포트 메모리 컴파일러
Multiport Memory Compiler using Single Core Cell Expansion

김선권   (삼성전자 반도체사업부CC0101996  ); 이용진   (삼성전자 반도체사업부CC0101996  ); 권성훈   (한양대학교 전자공학과UU0001519  ); 김원종   (한국전자통신연구원CC0186800  ); 신현철   (한양대학교 전자공학과UU0001519  );
  • 초록

    본 논문에서는 빠른 시간 내에 설계자의 요구사양을 만족하는 메모리를 자동으로 합성해주는 새로운 멀티포트 메모리 컴파일러를 제안하였다. 제안한 컴파일러의 장점은 하나의 메모리 코어 셀을 규칙적으로 배치, 확장하여 메모리를 합성하고, 동시에 합성된 메모리내의 임계경로만을 추출하여 빠르게 검증할 수 있다는 것이다. 또한, 레이아웃 상에서의 전원선 공유 등의 기법으로 메모리의 성능을 향상시킬 수 있도록 하였다. 본 컴파일러를 사용하여 0.25 $\mu\textrm{m}$ CMOS 1-poly, 2-metal 공정에서 최대 8개의 쓰기 포트, 16개의 읽기 포트, 64워드, 256비트 사이의 여러 가지 멀티포트 메모리를 자동 합성하였다. 합성 결과 메모리의 성능 및 면적 면에서 만족할 만한 결과를 얻었으며, 레이아웃 전체에서의 시뮬레이션 시간보다 10배정도 빠른 시간 내에 동작을 정확히 검증하였다.


  • 참고문헌 (12)

    1. James S. Caravella 'A Low Voltage SRAM For Embedded Applications,' IEEE J. Solid State Circuits, vol. 32, NO. 3, March 1997 
    2. Bryan T. Preas, et al. Physical Design Automation of VLSI Systems. The Benjamin/Cummings Publishing Company, Inc., California, 1988 
    3. Ashish Karandikar and Keshab K.Parhi 'Low Power SRAM Design using Hierarchical Divided Bit-Line Approach,' International Conference on Computer Design, October 1998 
    4. Creigton Asato, Robert Montoye, John Gmuender, E. Wade Simmons, Atsushilke, John Zasio, 'A 14-port 3.8ns 116-Word 64b Read-Renaming Register File,' IEEE International Solid-State Circuits Conference, pp. 104-105, 1995 
    5. Wei Hwang, Rajiv V. Joshi and Walter H. Henkels 'A 500-MHz, 32-Word x 64-Bit, Eight-Port Self-Resetting CMOS Register File,' IEEE J. Solid State Circuits, vol. 34, No. 1, January 1999 
    6. Tim Dao and Frank J.Svejda, 'A Dual-Port SRAM Compiler for 0.8 ${\mu}m$ 100K BiCMOS Gate Arrays,' IEEE Customer Integrated Circuits Conference, pp. 22.4.1-22.4.3, 1991 
    7. Ajay Chandna, C.David Kibler, Richard B.Brown, Mark Roberts, Karem A.Sakallah, 'The Aurora RAM Compiler,' 32 Design Automation Conference, pp.261-266, 1995 
    8. 김정범, 권오형, 홍성제, 'ASIC 용 메모리 컴파일러 설계', 대한 전자공학회, vol.35 No.8, August 1998     
    9. Cristina Silvano, Giancarlo Sada, Laura Populin, 'Ramgen:. A Dual Port Static RAM Embedded SRAM Compiler,' IEEE Journal of Solid-State Circuits, vol. 27,. No. 3, March 1992 
    10. Hirofumi Shinohara, Noriaki Matsumoto, Kumiko Fujimori and Shuichi Kato, 'A Flexible Multi-Port Compiler for Datapath,' IEEE Custom Integrated Circuits Conference, 16.5.1-16.5.4 1990 
    11. Kuang-Pin Tsao, Nick Zhu and Tung Pham, 'A High performance Memory compiler for Multi-Port RAMs,' Proceedings of IEEE ASIC Conference and exhibit, p3-6.1~p3-6.4 1990 
    12. Dongha Park and Hyunchul Shin, 'Partitioning for Minimal Memory in' Hardware-Software Codesign,' IEEE Proc. of the ISCAS, vol. 4, pp.648-651, May. 1996 

 저자의 다른 논문

  • 김선권 (1)

    1. 2002 "배치를 위한 효율적인 Elmore Delay 오차 보상 방법" 정보과학회논문지. Journal of KIISE. 시스템 및 이론 29 (6): 354~360    
  • 이용진 (0)

  • 권성훈 (3)

  • 김원종 (11)

  • 신현철 (33)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기