본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

이중 포트 메모리를 위한 고장 진단 알고리듬
Fault Diagnosis Algorithm for Dual Port Memories

박한원   (연세대학교 전기전자공학과UU0000936  ); 강성호   (연세대학교 전기전자공학과UU0000936  );
  • 초록

    현재 다양한 분야에서 이중 포트 메모리의 사용이 증가함에 따라서 이중 포트 메모리의 고장을 진단하기 위한 효율적인 고장 진단 알고리듬의 필_도성이 증대되고 있다. 따라서 본 논문에서는 이중 포트 메모리에서의 효율적인 고장 진단 알고리듬을 제시하여 이중 포트 메모리에서 발생하는 거의 모든 종류의 고장에 대한 진단을 가능하게 한다. 또한 진단 과정에서 착오를 일으키지 않고 다양한 고장 모델을 구별하며 고장과 관련된 위치를 정확하게 확인하는 것이 가능하다. 새로운 진단 알고리듬을 사용함으로서 이중 포트 메모리에서의 고장 진단과정은 효과적으로 수행될 수 있으며 이전의 다른 연구들과의 성능 평가를 통해 효율성을 확인할 수 있다.


    As dual port RAMs are widely used in the various applications, the need for an efficient algorithm to diagnose faults in dual port RAMs is increased. In this paper we propose an efficient algorithm that can diagnose all kinds of faults in dual port RAMs. In addition, the new algorithm can distinguish various fault models and locate the position related to each fault. Using the new algorithm, fault diagnosis for dual port RAMs can be performed efficiently and the performance evaluation with previous approaches proves the efficiency of the new algorithm.


  • 주제어

    dual Port memory .   fault model .   fault diagnosis.  

  • 참고문헌 (16)

    1. S. Harndioui, A.J. Van De Goor, 'Address decoder faults and their tests for two-port memories,' Memory Technology, Design and Testing, 1998. Proceedings. International Workshop on, 1998, Page(s): 97-103 
    2. A.J. van de Goor, Testing Semiconductor Memories: Theory and practice, J. Wiley & Sons, 1991 
    3. C.F. Wu, C.T. Huang, 'Error catch and analysis for semiconductor memories using march tests,' Computer-Aided Design, 2000. ICCAD 2000. Digest of Technical Papers, 2000 IEEE/ACM International Conference on, 2000, Page(s): 468-471 
    4. T.J. Bergfeld, D. Niggemeyer, E.M. Rudnick, 'Diagnostic testing of embedded memories using BIST,' Design, Automation and Test in Europe Conference and Exhibition 2000. Proceedings, 2000, Page(s): 305-309 
    5. J. Zhao, S. Irrinki, M. Puri, F. Lombardi, 'Detection of inter-port faults in multi-port static RAMs,' VLSI Test Symposium, 2000. Proceedings. 18th IEEE, 2000, Page(s): 297-302 
    6. Lin Shen, B.F. Cockburn, 'An optimal march test for locating faults in DRAMs,' Memory Testing, 1993., Records of the 1993 IEEE International Workshop on, 1993, Page(s): 61-66 
    7. Chin Tsung Mo, Chung Len Lee, Wen Ching Wu, 'A self-diagnostic BIST memory design scheme,' Memory Technology, Design and Testing, 1994., Records of the IEEE International Workshop on, 1994, Page(s): 7-9 
    8. A.J. van de Goor, S. Hamdioui, 'Fault models and tests for two-port memories,' VLSI Test Symposium, 1998. Proceedings. 16th IEEE, 1998, Page(s): 401-410 
    9. M.F. Chang, W.K. Fuchs, J.H. Patel, 'Diagnosis and repair of memory with coupling faults,' computers, IEEE Transactions on, volume38, No.4, April 1989, Page(s): 493-500 
    10. T. Matsumura, 'An efficient test method for embedded mult-port RAM with BIST circuitry,' Memory Technology, Design and Testing, 1995., Records of the 1995 IEEE International Workshop on, 1995, Page(s): 62-67 
    11. H. Yokoyama, H. Tamamoto, Wen Xiaoqing, 'Built-in random testing for dual-port RAMs,' Memory Technology, Design and Testing, 1994., Records of the IEEE International Workshop on, 1994, Page(s): 2-6 
    12. M. Azimane, A.L. Ruiz, 'New short and efficient algorithm for testing random-access memories,' Electronics, Circuits and Systems, 1998 IEEE International Conference on, Volume: 1, 1998, Page(s): 541-544 
    13. V. Kim, T. Chen, 'Assessing defect coverge of memory testing algorithms,' VLSI, 1999. Proceedings. Ninth Great Lakes Symposium on, 1999, Page(s): 340-341 
    14. Sying-Jyan Wang, Chen-Jung Wei, 'Efficient built-in self-test algorithm for memory,' Asian Test Symposium, 2000. (ATS 2000). Proceedings of the Ninth, 2000, Page(s): 66-70 
    15. Chih-tsun Huang, Jing-Reng Huang, 'A programmable built-in self-test core for embedded memories,' Design Automation Conference, 2000. Proceedings of the ASP-DAC 2000. Asia and Soth Pacific, 2000, Page(s): 11-12 
    16. J. Otterstedt, D. Niggemeyer, T.W. Williams, 'Detection of CMOS address decoder open faults with March and pseudo random memory tests,' Test Conference, 1998. Proceedings., International, 1998, Page(s): 53-62 

 저자의 다른 논문

  • 강성호 (68)

    1. 1995 "내장된 자체검사 기법(BIST)의 기술동향" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 22 (12): 81~92    
    2. 1997 "고집적 회로에 대한 고속 경로지연 고장 시뮬레이터" 정보처리논문지 = The transactions of the Korea Information Processing Society 4 (1): 298~310    
    3. 1997 "빠른 무해 인식에 의한 효율적인 테스트 패턴 생성" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c34 (8): 39~48    
    4. 1998 "Content addressable memory의 이웃패턴감응고장 테스트를 위한 내장된 자체 테스트 기법" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c35 (8): 1~9    
    5. 1998 "병렬 테스트 방법을 적용한 고집적 SRAM을 위한 내장된 자체 테스트 기법" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c35 (8): 10~22    
    6. 1998 "VLSI 테스팅 특집" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 25 (11): 18~18    
    7. 1998 "VLSI 테스팅의 기술동향" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 25 (11): 19~30    
    8. 1998 "가중치 집합 최적화를 통한 효율적인 가중 무작위 패턴 생성" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c35 (9): 29~37    
    9. 1999 "스캔 환경에서 간접 유추 알고리즘을 이용한 경로 지연 고장 검사 입력 생성기" 정보처리논문지 = The transactions of the Korea Information Processing Society 6 (6): 1656~1666    
    10. 1999 "SET기반 전자상거래의 보안위협요소 분석 및 대응 방안에 관한 연구" 한국전자거래(CALS/EC)학회지 = Journal of Korean institute of CALS/EC 4 (2): 59~79    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기