본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

복잡한 다층 VLSI 배선구조에서의 효율적인 신호 무결성 검증 방법
Efficient Signal Integrity Verification in Complicated Multi-Layer VLSI Interconnects

진우진   (한양대학교 전자컴퓨터공학부UU0001519  ); 어윤선   (한양대학교 전자컴퓨터공학부UU0001519  ); 심종인   (한양대학교 전자컴퓨터공학부UU0001519  );
  • 초록

    불규칙하고 복잡한 다층(multi-layer) VLSI 배선의 커패시턴스 추출을 위한 빠르고 정확한 새로운 방법을 개발하였다. 복잡한 다층 배선구조에서 3차원 field-solver를 사용하여 커패시턴스를 구하는 것은 현실적이지 않기 때문에 근사적 3차원 커패시턴스 추출 방법을 제안한다. 꺽이는 부분(bend)과 상이한 배선사이의 거리를 갖는 동일한 층내의 배선은 불연속한 부분과 만나는 곳을 분할하고 각각의 부분에 2차원 커패시턴스 추출 방법을 사용하여 커패시턴스를 추출하였다. 또한 차폐층(shielding layer)을 갖는 다층 배선 구조에서의 커패시턴스는 시스템 내의 전하의 분포를 조사함으로써 시스템을 간소화 시킨 후 평판 그라운드 기반 2차원 커패시턴스와 간단한 구조로부터 독립적으로 계산될 수 있는 차폐효과를 결합하여 근사적3차원 커패시턴스 추출 방법을 적용하였다. 불규칙한 다층 배선 구조에 대하여 설계된 레이아웃으로부터 해석적으로 구할 수 있는 변수와 평판 그라운드를 사용한 2차원 커패시턴스 추출 방법을 사용하므로 정확하면서도 신속하게 커패시턴스를 추출할 수 있어 일반적인 3차원 방법보다 비용 측면에서 훨씬 효과적이다. 제안된 근사적 3차원 방법을 통해 구한 커패시턴스는 3차원 field-solver를 기반으로 구한 커패시턴스와 오차율 5% 이내의 정확성을 나타낸다.


    Fast and accurate new capacitance determination methodology for non-uniform complicated multi-layer VLSI interconnects is presented. Since a capacitance determination of intricate multi-layer interconnects using 3-dimensional field-solver is not practical, quasi-3-dimensional methodology is presented. Interconnects with discontinuity (i.e., bend structure and different spacing between lines, etc.) are partitioned. Then, each partial capacitance of divided parts is extracted by using 2-dimensional extraction methodology. For a multi-layer interconnects with shielding layer, the system can be simplified by investigating a distribution of charge in it. Thereby, quasi-3-dimensional capacitance for multi-layer interconnects can be determined by combining solid-ground based 2-dimensional capacitance and shielding effect which is independently determined with layout dimensions. This methodology for complicated multi-layer interconnects is more accurate and cost-efficient than conventional 3-dimensional methodology It is shown that the quasi-3-dimensional capacitance methodology has excellent agreement with 3-dimensional field- solver-based results within 5% error.


  • 주제어

    Interconnect capacitance .   multi-layer structure .   shielding effect .   signal delay .   VLSI interconnects.  

  • 참고문헌 (22)

    1. U. Choudhury and A. Sangiovanni-Vincentelli, 'Automatic generation of analytical models for interconnect capacitances,' IEEE Trans. Computer-Aided Design, Vol. 14, No. 4, pp. 470-480, Apr. 1995 
    2. T. H. Lee, The Design of CMOS radio-frequency integrated circuits, New York: Cambridge Univ. Press, 1998 
    3. A.E. Ruehli and P.A. Brennan, 'Capacitance models for integrated circuit metalization wires,' IEEE J. Solid-State Circuits, Vol. Sc-10, No. 6, pp. 530-536, Dec. 1975 
    4. A.H. Zemanian, R.P. Tewarson, C.P. Ju, and J.F. Jen, 'Three-dimensional capacitance computations for VLSI/ULSI interconnections,' IEEE Trans. Computer-Aided Design, Vol. 8, No. 12, pp. 1319-1326, Dec. 1989 
    5. K. Nabors, S. Kim and J. White, 'Fast capacitance extraction of general three-dimensional structures,' IEEE Trans. Microwave Theory Tech, Vol. 40, No. 7, pp. 1496-1506, Jul. 1992 
    6. J.-H. Chern, J. Huang, L. Arledge, P.-C. Li and P. Yang, 'Multilevel metal capacitance models for CAD design synthesis systems,' IEEE Electron Device Letters, Vol. 13, No. 1, pp. 32-34, Jan. 1992 
    7. J. Cong, L. He, A.B. Kahng, D. Noice, N. Shirali and S.H.-C. Yen, 'Analysis and justification of a simple, practical 2 1/2-D capacitance extraction methodology,' in Proc. 34th Design Automation Conf., 1997, pp. 627-632 
    8. N.D. Arora, K.V. Raol, R. Schumann, and L.M. Richardson, 'Modeling and extraction of interconnect capacitance for multilayer VLSI circuits,' IEEE Trans. Computer-Aided Design, Vol. 15, No. 1, pp. 58-67, Jan. 1996 
    9. A. Deutsch, et al., 'When are transmission-line effects important for on-chip interconnects?,' IEEE Trans. Microwave Theory Tech., Vol. 45, No. 10, pp. 1836-1834, Oct. 1997 
    10. J.-S. Yim and C.-M. Kyung, 'Reducing cross-coupling among interconnect wires in deep-submicron datapath design,' in Proc. 36th Design Automation Conf., 1999, pp. 485-490 
    11. H. B. Bakoglu, Circuits, interconnects and packaging for VLSI. New York: Addison-Wesley, 1990 
    12. W.T. Weeks, 'Calculation of coefficients of capacitance of multiconductor transmission lines in the presence of a dielectric interface,' IEEE Trans. Microwave Theory Tech., Vol. MTT-18, No. 1, pp. 35-43, Jan. 1970 
    13. D. Homentcovschi and R. Oprea, 'Analytically determined quasi-static parameters of shielded or open multiconductor microstrip lines,' IEEE Trans. Microwave Theory Tech., Vol. 46, No. 1, pp. 18-24, Jan. 1998 
    14. E.A. Dengi, 'Boundary element method macromodels for 2-D hierarchical capacitance extraction,' in Proc. 35th Design Automation Conf., 1998, pp. 218-223 
    15. J. Zheng, Z.-F. Li and X.-N. Qian, 'An efficient solver for the three-dimensional capacitance of the interconnects in high speed digital circuit by the multiresolution method of moments,' IEEE Trans. Advanced Packaging, Vol. 22, No. 1, pp. 9-15, Feb. 1999 
    16. H.-M. How, C.-S. Sheen, and C.-Y. Wu, 'A novel modeling technique for efficiently computing 3-D capacitances of VLSI multilevel interconnections-BFEM,' IEEE Trans. Electron Devices, Vol. 45, No. 1, pp. 200-205, Jan. 1999 
    17. V. Veremey and R. Mittra, 'A technique for fast calculation of capacitance matrices of interconnect structures,' IEEE Trans. Comp. Pack. Manu. Tech-Part B, Vol. 21, No. 3, pp. 241-249, Aug. 1998 
    18. International technology roadmap for semiconductors, SIA Report, 1999 
    19. P.J. Restle, K.A. Jenkins, A. Deutsch, and P.W. Cook, 'Measurement and modeling of on-chip transmission line effects in a 400 MHz microprocess,' IEEE J. Solid-State Circuits, Vol. 33, No. 4, pp. 662-665, Apr. 1998 
    20. C. Akrout, et al., 'A 480-MHz RISC microprocessor in a 0.12-${\mu}m$ Leff CMOS technology with copper interconnects,' IEEE J. Solid-State Circuits, Vol. 33, No. 11, pp. 1609-1616, Nov. 1998 
    21. D.W. Bailey and B.J. Benschneider, 'Clocking design and analysis for a 600-MHz alpha microprocessor,' IEEE J. Solid-State Circuits, Vol. 33, No. 11, pp. 1627-1633, Nov. 1998 
    22. M.T. Bohr, 'Interconnect scaling-the real limiter to high performance ULSI,' in IEEE Int. Electron Device Meeting Tech Dig., Dec. 1995, pp. 241-244 

 저자의 다른 논문

  • 진우진 (3)

    1. 2001 "RF 회로 설계를 위한 실리콘 기판 커플링 모델링, 해석 및 기판 파라미터 추출" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 38 (12): 49~57    
    2. 2002 "가상 직선 모델을 사용한 일반적 VLSI 배선의 신호의 무결성 검증" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 39 (2): 146~156    
    3. 2002 "RF 패키지 인덕턴스가 실리콘 기판 커플링에 미치는 영향 모델링 및 해석" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. TC, 통신 39 (1): 49~57    
  • 어윤선 (1)

  • Shim, Jong-In (25)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기