본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

순차적 데이터 처리방식을 이용한 디지틀 오디오 방송용 2048 Point FFT/IFFT의 VLSI 설계
VLSI Design of a 2048 Point FFT/IFFT by Sequential Data Processing for Digital Audio Broadcasting System

최준림   (경북대학교 전자전기공학부UU0000096  );
  • 초록

    본 논문에서는 순차적 입력 데이터 처리방식을 이용하여 2048 point FFT/IFFT를 단일 칩으로 구현하는 방법을 제안하고 검증하였다. 순차적으로 입력되는 2028개의 복소 데이터를 처리하기 위해서는 입력 데이터를 저장하는 버퍼가 필요하고 이 입력 버퍼로는 DRAM 회로를 이용한 지연 변환기 (delay commutator)를 사용하여 전체 칩 면적을 35% 이상 줄일 수 있었다. 전체 FFT/IFFT는 16 point FFT를 기본 블록으로 사용하며, radix-4 구조를 가지는 다섯 단계와 radix-2 구조를 가지는 하나의 단계로 이루어져 있다. 각 단계마다 연산을 수행하면서 증가되는 결과 S/N 비를 유지하면서 비트 라운딩을 하기 위해 convergent block floating point (CBFP) 알고리즘을 적용하여 digital audio broadcasting(DAB)을 위한 단일 칩 설계에 기여하였다.


    In this paper, we propose and verify an implementation method for a single-chip 2048 complex point FFT/IFFT in terms of sequential data processing. For the sequential processing of 2048 complex data, buffers to store the input data are necessary. Therefore, DRAM-like pipelined commutator architecture is used as a buffer. The proposed structure brings about the 60% chip size reduction compared with conventional approach by using this design method. The 16-point FFT is a basic building block of the entire FFT chip, and the 2048-point FFT consists of the cascaded blocks with five stages of radix-4 and one stage of radix-2. Since each stage requires rounding of the resulting bits while maintaining the proper S/N ratio, the convergent block floating point (CBFP) algorithm is used for the effective internal bit rounding and their method contributed to a single chip design of digital audio broadcasting system.


  • 참고문헌 (8)

    1. Teress M Pytosh and Alberto M. Magnani, 'A new parallel 2-D FFT architecture,' IEEE International Conference on Acoustics, Speech, and Signal Processing, Vol. 2, pp. 905-908. April 1990 
    2. F. rothan, C. joanblanq, and P. senn, 'A video delay line compiler,' Proc. ISCAS. New Orleans, L.A. pp. 65-68, May 1990 
    3. John E. Whechel, John P. O'Mailey, William J. Rinard, and James F. McArthur, 'The systolic phase rotation FFT - a new algorithm and parallel processor architecture,' IEEE International Conference on Acoustics, Speech, and Signal Processing, Vol. 2, pp. 1021-1024, April 1990 
    4. John G. Proakis and Dimitris G. Manolakis, Digital signal processing, Prentice Hall. 1996 
    5. Kevin J. McGee, '64-point Fourier transform chip for video motion compensation using phase correlation,' IEEE J. Solid-state Circuits, Vol. 31, pp. 1751-1761, Nov. 1996 
    6. Bevan M Baas, 'A low-power, high performance 1024-point FFT processor,' IEEE Journal of Solid-state Circuits, Vol. 34, No. 3, pp. 380-387, Mar. 1999 
    7. Kenichi Taura, Masahiro T., Masuyuki T., Hiroaki K, Masayuki I., and Yoshinobu I., 'A digital audio broadcasting receiver,' IEEE transactions on Consumer Electronics, Vol. 42, No. 3, pp. 323-327, August 1996 
    8. Louis Thibault and Mnh Thien Le, 'Performance evaluation of COFDM for digital audio broadcasting,' IEEE Transactions on broadcasting, Vol. 43, No. 1, pp. 64~75, March 1997 

 저자의 다른 논문

  • 최준림 (12)

    1. 1997 "자기 이상검출 시스템의 신호 대 잡음비 개선을 위한 자기환경 필터 이론" 센서학회지 = Journal of the Korean Sensors Society 6 (6): 458~465    
    2. 1998 "인체 감지용 강유전체 박막 초전형 적외선 센서의 제작" 센서학회지 = Journal of the Korean Sensors Society 7 (2): 103~110    
    3. 1998 "직접 궤환 방식의 모델링을 이용한 4차 시그마-델타 변환기의 설계" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c35 (6): 39~47    
    4. 2002 "Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 RSA 지수승 연산기 설계" 情報保護學會論文誌 = Journal of the Korea Institute of Information Security and Cryptology 12 (2): 35~44    
    5. 2002 "가상 캐리 예측 덧셈기와 PCI 인터페이스를 갖는 분할형 워드 기반 RSA 암호 칩의 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 39 (8): 34~41    
    6. 2002 "가변길이 다중비트 코딩을 이용한 DCT/IDCT의 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 39 (12): 1062~1070    
    7. 2002 "비례축소인자를 가진 2단 SOVA를 이용한 터보 복호기의 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 39 (11): 14~23    
    8. 2004 "RNS(Residue Number Systems) 기반의 2,048 비트 RSA 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 41 (4): 57~66    
    9. 2008 "시간 분할 워터마킹 알고리즘의 H.264 적용 및 검증" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 45 (6): 68~73    
    10. 2008 "H.264/AVC 비디오 보호를 위한 비가시적 워터마킹의 설계 및 검증" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 45 (6): 74~79    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기