본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

디지털입력과 주파수 성분 분석을 통한 혼성신호 회로 테스트 방법
Mixed-Signal Circuit Testing Using Digital Input and Frequency Analysis

노정진   (한양대학교 전자컴퓨터공학부UU0001519  );
  • 초록

    혼성신호 회로에 발생할 수 있는 각종 파라메트릭 폴트를 검사하기 위한 새로운 기법을 제안한다. LFSR에서 발생하는 랜덤신호를 사용하여 테스트 입력으로 사용하며, 웨이블릿으로 테스트 출력을 분석하고 압축하는 방법을 사용한다. 웨이블릿은 테스트 출력을 다른 여러 주파수 대역으로 분석하여 각각에 대한 응답 신호를 발생시킨다. 각각의 신호는 디지털 적분기를 사용하여 압축된다. LFSR에서 발생된 테스트 입력신호는 전체 주파수 영역에서 일정한 값을 유지하게 되며 따라서 multi-frequency 응답을 발생시켜 준다. 제안된 방법은 실험을 통하여 성능을 검증하였다.


    A new technique for detecting parametric faults in mixed signal circuits is proposed Pseudo-random sequence from linear feedback shift register(LFSR) is fed to circuit-under-test (CUT) as stimulus and wavelets are used to compact the transient response under this stimulus into a small number of signature. Wavelet based scheme decomposes the transient response into a number of signal in different frequency bands. Each decomposed signal is compacted into a signature using digital integrator. The digital pulses from LFSR, owing to its pseudo-randomness property, are almost uniform in frequency domain, which generates multi-frequency response when passed through CUT. The effectiveness of this technique is demonstrated in our experimental results.


  • 주제어

    혼성신호 회로 .   테스트 랜덤신호 .   웨이블릿 .   적분기.  

  • 참고문헌 (14)

    1. L. Milor and V. Visvanathan, 'Detection of catastrophic faults in analog integrated circuits,' IEEE Trans. on Computer-Aided Design, Vol. 8, No. 2, pp. 114-130, February 1989 
    2. HSPICE User's Manual, Avanti! Corporation, Fremont, CA, USA. 
    3. Z. R. Yang, M. Zwolinski, C. D. Chalk and A.C. Wiliams, 'Applying a robust heteroscedastic probabilistic neural network to analog fault detection and classification', IEEE Trans. on Computer-Aided Design, Vol. 19, No. 1, pp. 142-151, January 2000 
    4. B. Kaminska, K. Arsbi, I. Bell, J. L. Huertas, B. Kim, A. Rueda and M. Soma, 'Analog and mixed-signal bench-mark circuits-first release', Proc. Int. Test Conf., pp. 183-190, 1997 
    5. P. N. Variyam, A. Chatterjee and N. Nagi, 'Low-cost and effcient digital-compatible BIST for analog circuits using pulse response sampling', Proc. VLSI Test Symposium, pp. 261-266, 1997 
    6. Y. K. Malaiya and A. P. Jayasumana, 'Enhancement of resolution in supply current based testing for large ICs', Proc. VLSI Test Symosium, pp. 291-296, 1991 
    7. Z. Wang, G. Gielen and W. Sansen, 'Probabilistic fault detection and the selection of measurements for analo integrated circuits', IEEE Trans. on Computer-Aided Design, Vol. 17, No. 9, pp. 862-872, September 1998 
    8. P. N. Variyam and A. Chatterjee, 'Test generation for comprehensive testing of linear analog circuits', Proc. int. Conf. Computer-Aided Design, pp. 382-285, 1997 
    9. C. Y. PAN and K. T. Cheng, 'test generation for linear, time-invariant analog circuits', IEEE Trans. Circuits and Systems-II, vol. 46, No. 5, pp. 554-564, May 1999 
    10. B. Dufort and G. W. Roberts, 'On-chip analog generation for mixed-signal built-in self-test', IEEE J. of solid-state Circuit, Vol. 34, No. 3, pp. 318-330, March 1999 
    11. N. Nagi, A. Chatterjee, H. Yoon and T,. A. Abraham, 'signature analysis for analog and mixed-signal circuit test response compaction', IEEE trans. on Computer-Aided Design, Vol. 17, No. 6, pp. 540-546, June 1998 
    12. J. Roh and J. A. Abraham, 'Subband Filtering scheme for analog and mixed-signal circuit testing', Proc. Int. Test. Conf., pp. 221-229,1999 
    13. C. Y. Pan and K. T. Cheng, 'Pseudorandom testing for mixed-signal circuits', IEEE Trans. on Computer-Aided Design, Vol. 19, No. 10, pp. 1173-1185, October 1997 
    14. P. N. Variyam and A. Chatterjee, 'Test generation for linear, time-invariant analog circuits', IEEE Trans. on Computer-Aided Design, Vol. 19, No. 10, pp. 1189-1201, October 2000 

 저자의 다른 논문

  • 노정진 (10)

    1. 2002 "Virtual ground monitoring for high fault coverage of linear analog circuits" Journal of semiconductor technology and science 2 (3): 226~232    
    2. 2003 "시분할 멀티플렉싱 기법을 이용한 아날로그 회로응답 분석" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 40 (2): 126~136    
    3. 2005 "DC-DC 컨버터를 위한 디지털 방식의 컨트롤러 회로" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 42 (10): 39~46    
    4. 2006 "DC-DC 컨버터용 높은 슬류율의 OTA 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 43 (10): 118~125    
    5. 2010 "고해상도 시그마-델타 ADC 기술동향" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 37 (10): 29~37    
    6. 2010 "전력 관리 회로 설계 기술" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 37 (8): 41~49    
    7. 2011 "차량 배터리 센서용 Analog Front-End IC 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 48 (10): 6~14    
    8. 2013 "단일-극 커패시터 방식의 터치센서를 위한 Incremental 델타-시그마 아날로그-디지털 변환기 설계" 전기전자학회논문지 = Journal of IKEEE 17 (3): 234~240    
    9. 2015 "응답 시간을 향상 시킨 외부 커패시터가 없는 Low-Dropout 레귤레이터 회로" 전기전자학회논문지 = Journal of IKEEE 19 (4): 506~513    
    10. 2015 "에너지 하베스팅을 위한 이중 모드 부스트 컨버터" 전기전자학회논문지 = Journal of IKEEE 19 (4): 573~582    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기