본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

CMOS IF PLL 주파수합성기 설계
Design of a CMOS IF PLL Frequency Synthesizer

김유환   (텔슨전자(주)CC0016311  ); 권덕기   (인천대학교 전자공학과UU0001082  ); 문요섭   (인천대학교 전자공학과UU0001082  ); 박종태   (인천대학교 전자공학과UU0001082  ); 유종근   (인천대학교 전자공학과UU0001082  );
  • 초록

    본 논문에서는 CMOS IF PLL 주파수합성기를 설계하였다. 설계된 주파수합성기는 칩 외부에 LC 공진 회로를 원하는 값에 맞게 바꿈으로써 다양한 중간 주파수에서 동작 가능하다. VCO는 자동진폭조절 기능을 갖도록 설계하여 LC 공진회로의 Q-factor에 무관하게 일정한 진폭의 출력을 발생한다. 설계된 주파수분주기는 8/9 또는 16/17 dual-modulus prescaler를 포함하며, 다양한 응용분야에 적용 가능하도록 외부 직렬데이터에 의해 동작 주파수를 프로그램할 수 있도록 하였다. 설계된 회로는 0.35㎛ n-well CMOS 공정을 사용하여 제작되었으며, 제작된 IC의 성능을 측정한 결과 260㎒의 동작주파수에서 위상잡음은 -114dBc/Hz@100kHz 이고 lock time은 300㎲보다 작다. 설계된 회로는 3V의 전원전압에서 16mW의 전력을 소모하며, 칩 면적은 730㎛×950㎛이다.


    This paper describes a CMOS IF PLL frequency synthesizer. The designed frequency synthesizer can be programmed to operate at various intermediate frequencies using different external LC-tanks. The VCO with automatic amplitude control provides constant output power independent of the Q-factor of the external LC-tank. The designed frequency divider includes an 8/9 or 16/17 dual-modulus prescaler and can be programmed to operate at different frequencies by external serial data for various applications. The designed circuit is fabricated using a 0.35 ${\mu}{\textrm}{m}$ n-well CMOS process. Measurement results show that the phase noise is 114dBc/Hz@100kHz and the lock time is less than 300 $mutextrm{s}$ . It consumes 16mW from 3V supply. The die area is 730 ${\mu}{\textrm}{m}$ $\times$ 950 ${\mu}{\textrm}{m}$ .


  • 주제어

    주파수합성기 .   주파수분주기.  

  • 참고문헌 (21)

    1. 김유환, 문요섭, 이종렬, 박종태, 유종근, '자동진폭조절 기능을 갖는 CMOS IF VCO 설계,' 대한전자공학회 하계종합학술대회 논문집 II, 제25권, 제1호, pp. 145-148, 2002 
    2. M. A. Margarit, J. L. Tharn, R. G. Meyer, and M. J. Deen, 'A Low-Noise, Low-Power VCO with Automatic Amplitude Control for Wifeless Applications,' IEEE JSSC, vol.34, no.6, pp. 761-771, June 1999 
    3. Data sheet, 'LMX1600: PLLatinum Low Cost Dual Frequency Synthesizer,' National Semiconductor, August 2000 
    4. Data sheet, 'MB15C101: IF Band PLL Frequency Synthesizer,' Fujitsu Semiconductor 
    5. C. Yang et al., 'New Dynamic Flip-Flops for High-Speed Dual-Modulus Prescaler,' IEEE J. Solid-State Circuit, vol.33, no.10, pp. 1568-1571, Oct. 1998 
    6. Kerry Bernstein, et al., High Speed CMCS Design Styles, Kluwer Academic Publishers, pp. 194-196 
    7. T. Brooks and A. L. Westwisk, 'Low-power differential CMOS bandgap reference,' ISSCC Digest of Tech. Papers, pp. 248-249, Feb. 1994 
    8. 김유환, 권덕기, 이종렬, 유종근, '저전력 CMOS 기준전류 발생회로,' 대한전자공학회 하계종합학술대회 논문집 II, 제24권, 제1호, pp. 89-92, 2001 
    9. H. singh, et al., 'GaAs prescalers and counters for Fast-settling frequency synthesizer,' IEEE J. Solid-State Circuit, vol.25, no.2, pp. 239-245, Feb. 1990 
    10. Y. Yamauchi, et al., 'A 15GHz monolithic two-modulus prescaler,' IEEE J. Solid -State Circuit, vol.26, no.11, pp. 1632-1636, Nov. 1991 
    11. J. Yuan and C. Svensson, 'High-Speed CMOS Circuit Technique,' IEEE J. Solid-State Circuit, vol.24, no.2, pp. 62-70, Feb. 1989 
    12. B. Chang, J. Park, and W. Kim, 'A 1.2GHz CMOS Dual-Modulus Prescaler Using New Dynamic D-Type Hip-Flops,' IEEE J. Solid-State Circuit, vol.31, no.5, pp. 749-752, May. 1996 
    13. Q. Huangand R. Rogenmoser, 'Speed Optimization of Edge-Triggered CMOS Circuit for Gigahertz Single-Phase Clock,' IEEE J. SolidState Circuit, vol.31, no.3, pp. 483-465 Mar. 196 
    14. 김유환, 인천대학교 대학원 전자공학과,이동통신 단말기용 CMOS IF PLL 주파수 합성기의 설계 및 구현, 석사학위논문, 인천대학교 대학원 전자공학과, Dec. 2002 
    15. 권덕기, 김유환, 문요섭, 이종렬, 박종태, 유종근, '프로그래머블 IF PLL용 주파수 분주기 설계,' 제3회 전자 정보통신 학술대회 논문집, pp.341-344, 2001 
    16. 김유환, 권덕기, 김거성, 이종렬, 박종태, 유종근, '프로그래머블 CMOS Tx IF PLL 설계,' 제3회 전자 정보통신 학술대회 논문집, pp. 349-352, 2001 
    17. D. H. Wolaver, Phase-Locked Loop Circuit Design, Prentice Hall, 1991 
    18. R E. Best, Phase-Locked Loops: Theory, Design, and Applications, 2nd-edition, McGraw Hill, 1993 
    19. Willian F. Egan, Frequency Synthesis by Phase lock, 2nd Edition, Wiley Interscience, 1999 
    20. B. Razavi, RF Microelectronics, Prentice Hall, 1998 
    21. W. S. T. Van and H. C. Luong, 'A 2-V 900MHz Monolithic CMOS Dual-Loop Frequency Synthesizer for GSM Receivers', IEFE J. Solid-State Circuit, vol.36, no.2, pp. 204-216, Feb. 2001 

 저자의 다른 논문

  • 권덕기 (5)

    1. 2000 "저전력 CMOS On-Chip 기준전압 발생회로" 전기전자학회논문지 = Journal of IKEEE 4 (2): 181~191    
    2. 2003 "새로운 가변 Degeneration 저항을 사용한 2.5V 300MHz 80dB CMOS VGA 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 40 (9): 673~684    
    3. 2003 "디지털 방식의 이득조절 기능을 갖는 CMOS VGA를 위한 새로운 가변 축퇴 저항" 전기전자학회논문지 = Journal of IKEEE 7 (1): 43~55    
    4. 2003 "PCS 대역 송신용 CMOS RF/IF 단일 칩 설계" 전기전자학회논문지 = Journal of IKEEE 7 (2): 236~244    
    5. 2004 "RFID 시스템에서 공진주파수 부정합에 의해 발생하는 현상 분석" 전기전자학회논문지 = Journal of IKEEE 8 (2): 195~206    
  • 문요섭 (2)

  • 박종태 (58)

  • 유종근 (43)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기