본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

깊이 검사 결과에 의한 선택적 적재 방법을 가지는 픽셀 캐쉬 구조
A Pixel Cache Architecture with Selective Loading Scheme based on Z-test

이길환   (연세대학교 컴퓨터과학과UU0000936  ); 박우찬   (세종대학교 컴퓨터공학부UU0000792  ); 김일산   (연세대학교 컴퓨터과학과UU0000936  ); 한탁돈   (연세대학교 컴퓨터과학과UU0000936  );
  • 초록

    최근 대부분의 3차원 그래픽 렌더링 프로세서는 메모리 접근 지연 및 대역폭을 줄이기 위해 깊이 데이타와 색상 데이타를 가지고 있는 픽셀 캐쉬(pixel cache)를 사용한다. 본 논문에서는 렌더링 프로세서의 성능을 향상시키기 위한 효과적인 픽셀 캐쉬 구조를 제시한다. 제안하는 픽셀 캐쉬 시스템은 기본적으로 3차원 렌더링 프로세서에서 수행되는 깊이 검사(Z-test) 결과에 의해 선택적으로 깊이 데이터를 캐쉬에 저장하며, 색상 데이타는 별도의 버퍼에 저장한다. 시뮬레이션 결과에 의하면 16K바이트의 제안하는 캐쉬 시스템이 32K바이트의 일반적인 캐쉬보다 더 나은 성능을 보인다.


    Recently most of 3D graphics rendering Processors have the pixel cache storing depth data and color data to reduce the memory latency and the bandwidth requirement. In this paper, we propose the effective pixel cache for improving the performance of a rendering processor. The proposed cache system stores the depth data selectively based on the result of Z-test and the color data are stored into the auxiliary buffer. Simulation results show that the 16Kbyte proposed cache system provides better performance than the 32Kbyte conventional cache.


  • 주제어

    3차원 그래픽스 하드웨어 .   픽셀 캐쉬 .   깊이 검사.  

  • 참고문헌 (14)

    1. ATI, 'Stunning 2d & 3d performance,' ATI Technologies INC., available at http://www.ati.com/technology/hardware/rage128pro/index.html 
    2. ATI, '$RADEON^{TM}$ 8500LE : specification,' ATI Technologies INC., available at http://www.ati.com/products/pc/radeon8500Ie/specs.html 
    3. http://www.idsoftware.com/games/quake/quake3-arena/ 
    4. http://www.spec.org/gpc/opc.static/opcview70.html 
    5. W. C. Park, K. W. Lee, I. S. Kim, T. D. Han, and S. B. Yang, 'An effective pixel rasterization pipeline architecture for 3d rendering processors,' IEEE Transactions on Computers, accepted to appear, available at http://msl.yonsei.ac.kr/userweb/chan/thesis/TC114724.pdf 
    6. G. Lawton, 'The wild world of 3D graphics chips:' IEEE Computer, vol. 33, no. 9, pp.12-16, Sept. 2000 
    7. M. Woo, J. Neider, T. Davis, and D. Shreiner, OpenGL programming guide, Addison-Wesley, Third edition, 1999 
    8. M. Deering, S.A.Schlapp, and M.G.Lavelle, 'Fbram : A new form of memory optimized for 3d graphics,' In Proceeddings of SIGGRAPH 1994, pp.167-174, July 1994 
    9. M. D. Hill, J. R. Larus, A. R. Lebeck, M. Talluri, and D. A. Wood, 'Wisconsin architectural research tool set,' ACM SIGARCH Computer Architecture News, vol. 21, pp. 8-10, Sep. 1993 
    10. Z.S. Hakura and A. Gupta, 'The design and analysis of a cache architecture for texture mapping,' Proceedings of the 24th International Symposium on Computer Architecture, pp. 108120, June 1997 
    11. H. Igehy, M. Eldridge, and K. Proudfoot, 'Prefetching in a texture cache architecture,' Proceedings of 1998 SIGGRAPH/Eurographics Workshop on Graphics Hardware, pp. 133-142, Aug. 1998 
    12. nVidia, 'Technical briefs: NVIDIA lights peed memory architecture II,' nVidia Corporation, available at http://www.nvidia.com/docs/lo/1452/SUPP/LMAII.2.02.pdf 
    13. Tulika Mitra and Tzi-cker Chiueh, 'Dynamic 3d graphics workload characterization and the architecturaJ implications,' 32nd Annual ACM/IEEE International Symposium on Microarchitecture, pp. 62-71, Nov. 1999 
    14. / v.,pp.,

 저자의 다른 논문

  • 김일산 (1)

    1. 2005 "효과적인 메모리 구조를 갖는 병렬 렌더링 프로세서 구조" 한국게임학회 논문지 = Journal of Korea Game Society 5 (3): 39~47    
  • 한탁돈 (32)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기