본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

CMOS 저잡음 기가비트급 광전단 증폭기 설계
CMOS Gigahertz Low Power Optical Preamplier Design

황용희   (인하대학교 전자전기공학부UU0001092  ); 강진구   (인하대학교 전자전기공학부UU0001092  );
  • 초록

    일반적으로 p-i-n Photodiode 수신기의 광신호처리 전단증폭기의 설계에서 공통소스 입력단을 사용하는 트랜스임피던스(Transimpedance)구조로 설계한다. 본 논문에서는 공통게이트 입력단을 사용하는 전류모드 광전단증폭기를 설계하였다. 이러한 광전단증폭기로 사용되는 전류모드 공통게이트 트랜스임피던스 증폭기의 특징은 높은 이득과 높은 대역폭을 동시에 얻을 수 있다는 것이다. 본 논문에서는 광전단 증폭기 설계에서 잡음 최적화를 이용하여 설계과정을 자동화 시킴으로써 보다 단순하게 트랜스임피던스 증폭기를 설계하는 기법을 제시하였다. 그리고 커패시턴스 피킹(Capacitive Peaking) 기술을 사용하여 대역폭을 더욱 증가시킬 수 있다. 제안하는 기법을 사용하여 설계된 전류모드 광전단 증폭기에 캐패시턴스 피킹을 적용하여 0.35um CMOS 공정을 사용할 경우 대역폭이 1.57GHz이고, 트랜스임피던스 이득이 2.34k, 입력 잡음전류가 470nA이고 입력 잡음 전류의 주파수밀도(spectral density)가 6.13pA/ 인 저 잡음의 고속 전류모드 트랜스임피던스 광전단증폭기를 설계 하였다. 시뮬레이션 결과 제안된 광전단증폭기의 전력소비는 3.3V 공급전압에서16.84mW이었다.


    Classical designs of optical transimpedance preamplifier for p-i-n photodiode receiver circuits generally employ common source transimpedance input stages. In this paper, we explore the design of a class of current-mode optical transimpedance preamplifier based upon common gate input stages. A feature of current-mode optical transimpedance preamplifier is high gain and high bandwidth. The bandwidth of the transimpedance preamplifier can also be increased by the capacitive peaking technique. In this paper we included the development and application of a circuit analysis technique based on the minimum noise. We develop a general formulation of the technique, illustrate its use on a number of circuit examples, and apply it to the design and optimization of the low-noise transimpedance amplifier. Using the noise minimization method and the capacitive peaking technique we designed a transimpedance preamplifier with low noise, high-speed current-mode transimpedance preamplifier with a 1.57GHz bandwidth, and a 2.34K transimpedance gain, a 470nA input noise current. The proposed preamplifier consumes 16.84mW from a 3.3V power supply.


  • 주제어

    CMOS .   transimpedance amplifier .   capacitive peaking .   noise optmization .   current mode.  

  • 참고문헌 (13)

    1. On the choise of optimum FET size in wide-band transimpedance amplifier , A. A. Abidi , J. Lightwave Technol. / v.6,pp.64-66,
    2. An analysis of inductive peaking in photoreceiver design , James J. Morikuni(etc) , J. Lightwave Technol. / v.10,pp.,
    3. A Si BiCMOS Transimpedance Amplifier for 10Gb SONET Receiver , H. H. Kim(etc.) , Simposium on VLSI Circuit Digest of Technical Paper / v.,pp.,
    4. WILEY , Analysis and Design of Analog Integrated Circuits / v.,pp.,
    5. Bandwidth Extension in CMOS with Optimized On-Chip Inductors , Thomas H. Lee(etc) , IEEE JSSC / v.35,pp.346-355,
    6. Integrated High Frequency Low Noise Current Mode Optical Transimpedance Preamplifier : Theory and Practice , Tongtod Vanisri;Chris Toumazou , IEEE JSSC / v.30,pp.677-685,
    7. Gigahertz Low Noise CMOS Transimpedance Amplifier , S. M. Park;C. Toumazou , IEEE sym.on Circuit and System / v.,pp.209-215,
    8. A 2.125Gbp/s 1.6㏀ Transimpedance Preamplfier in 0.5㎛ CMOS , Thomas H. Lee(etc.) , IEEE CICC / v.,pp.513-516,
    9. WILEY , Analog Integrated Circuit Design / v.,pp.,
    10. Fiber-Optic Multigigabit GaAs MIC Front-End Circuit with Inductive Peaking , Norio Ohkawa(etc) , J. Lightwave Technol. / v.23,pp.,
    11. Bandwidth Enhancement of Transimpeance Amplifier by Capacitive-Peaking Design , Feng-Tso Chien;Yi-Jen Chan , IEEE JSSC / v.34,pp.1167-1170,
    12. A Single-Chip 2.4Gb/s CMOS Optical Receiver IC with Low Substrate Cross-talk Preamplifier , Akira Tanabe(etc.) , IEEE JSSC / v.33,pp.2148-2153,
    13. Design of Butterworth-Type Transimpedance and Bootstrap-Transimpedance Preamplifiers for Fiber-Optic Receiver , Menachem Abraham , IEEE Trans. on Circuit and System / v.29,pp.375-372,

 저자의 다른 논문

  • 강진구 (20)

    1. 1999 "다중 클락 주기의 지연체인을 이용한 정밀한 지연발생 회로" 전기전자학회논문지 = Journal of IKEEE 3 (1): 50~56    
    2. 2002 "플라즈마 디스플레이 패널의 어두운 영역에서의 계조 재현을 위한 실시간 영상처리기" 전기학회논문지. The transactions of the Korean Institute of Electrical Engineers. C/ C, 전기물성·응용부문 51 (1): 46~54    
    3. 2002 "3단 구성의 디지털 DLL 회로" 전기전자학회논문지 = Journal of IKEEE 6 (1): 21~29    
    4. 2004 "에지완료 검출을 이용한 클럭이 없는 CMOS 웨이브파이프라인 덧셈기 설계" 전기전자학회논문지 = Journal of IKEEE 8 (2): 161~165    
    5. 2004 "25ps 해상도를 가진 CMOS Time to Digital 변환기설계" 전기전자학회논문지 = Journal of IKEEE 8 (2): 166~171    
    6. 2005 "광배선 기술의 현황과 전망" 광학과 기술 = Optical science and technology 9 (3): 8~13    
    7. 2006 "레퍼런스 클록이 없는 3.125Gbps 4X 오버샘플링 클록/데이터 복원 회로" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 43 (10): 28~33    
    8. 2006 "4X 오버샘플링을 이용한 3.125Gbps급 기준 클록이 없는 클록 데이터 복원 회로" 전기전자학회논문지 = Journal of IKEEE 10 (1): 10~15    
    9. 2006 "버니어 지연 VCO를 이용한 다중위상발생 PLL" 전기전자학회논문지 = Journal of IKEEE 10 (1): 16~21    
    10. 2006 "광PCB용 CMOS 광수신기 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 43 (7): 13~19    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기