본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

ETRI journal v.26 no.6, 2004년, pp.615 - 621  
본 등재정보는 저널의 등재정보를 참고하여 보여주는 베타서비스로 정확한 논문의 등재여부는 등재기관에 확인하시기 바랍니다.

A Memory-Efficient Block-wise MAP Decoder Architecture

Kim, Sik    (Electronic Engineering Department, Sogang University   ); Hwang, Sun-Young    (Electronic Engineering Department, Sogang University   ); Kang, Moon-Jun    (Pinetron Co., Ltd.  );
  • 초록

    Next generation mobile communication system, such as IMT-2000, adopts Turbo codes due to their powerful error correction capability. This paper presents a block-wise maximum a posteriori (MAP) Turbo decoding structure with a low memory requirement. During this research, it has been observed that the training size and block size determine the amount of required memory and bit-error rate (BER) performance of the block-wise MAP decoder, and that comparable BER performance can be obtained with much shorter blocks when the training size is sufficient. Based on this observation, a new decoding structure is proposed and presented in this paper. The proposed block-wise decoder employs a decoding scheme for reducing the memory requirement by setting the training size to be N times the block size. The memory requirement for storing the branch and state metrics can be reduced 30% to 45%, and synthesis results show that the overall memory area can be reduced by 5.27% to 7.29%, when compared to previous MAP decoders. The decoder throughput can be maintained in the proposed scheme without degrading the BER performance.


  • 주제어

    MAP decoder .   training length .   memory requirement.  

  • 참고문헌 (10)

    1. A Comparison of Optimal and Sub-optimal MAP Decoding Algorithms Operating in the Log Domain , Robertson, P.;Villebrun, E.;Hoeher, P. , Proc. ICC’95 / v.,pp.1009-1013,
    2. VLSI Implementation Issues of Turbo Decoder Design for Wireless Applications , Wang, Z.;Suzuki, H.;Parhi, K. , Proc. IEEE Workshop on Signal Processing Systems / v.,pp.503-512,
    3. An Intuitive Justification and a Simplified Implementation of the MAP Decoder for Convolutional Codes , Viterbi, A. , IEEE J. on Selected Areas in Comm. / v.16,pp.260-264,
    4. A Block-wise MAP Decoder Using a Probability Ratio for Branch Metric , Park, G.;Yoon, S.;Jin, I.;Kang, C. , Proc. VTC’99 / v.,pp.1610-1614,
    5. Weight Distributions for Turbo Codes Using Random and Non-Random Interleaving, JPL TDA Progress Report, 42-122 , Donilar, S.;Divsalar, D. , / v.,pp.56-65,
    6. Optimal Decoding of Linear Codes for Minimizing Symbol Error Rate , Bahl, L.;Cocke, J.;Jelinek, F.;Raviv, J. , Proc. IEEE Int. Symp. Inform. Theory / v.,pp.90,
    7. Near Shannon Limit Error-Correcting Coding and Decoding: Turbo-Codes(1) , Berrou, C.;Glavieux, A.;Thitimajshima, P. , Proc. ICC’93 / v.,pp.1064-1070,
    8. Comparative Study of Turbo Decoding Techniques: An Overview , Woodard, J.P.;Hanzo, L. , IEEE Trans. on Vehicular Technology / v.49,pp.2208-2238,
    9. Turbo Codes: A Tutorial on a New Class of Powerful Error Correcting Coding Schemes, Part2:Decoder Design and Performance , Barbulescu, S.;Pietrobon, S. , IEEE J. of Electrical and Electronics Eng. / v.19,pp.143-152,
    10. A Mathematical Theory of Information , Shannon, C. , Bell System Technical J. / v.27,pp.379-423,

 저자의 다른 논문

  • Hwang, Sun-Young (73)

    1. 1992 "상위수준 합성" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 19 (1): 55~64    
    2. 1992 "실리콘 컴파일러에서의 논리 합성" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 19 (6): 34~45    
    3. 1993 "하드웨어 설계 라이브러리 서버의 구현에 관한 연구" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a30 (12): 125~134    
    4. 1994 "PCB 자동 배치 시스템의 설계" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (2): 104~115    
    5. 1994 "비동기 인터페이스를 지원하는 정원 수준 합성 시스템의 설계" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (2): 116~124    
    6. 1994 "파이프라인 데이터패스 자동 생성을 위한 상위수준 합성 시스템의 설계" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (3): 53~67    
    7. 1994 "타이밍 최적화 기술 매핑 시스템의 설계" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (4): 106~115    
    8. 1994 "레지스터 전송 수준에서의 VHDL 순서문 합성에 관한 연구" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (5): 149~157    
    9. 1994 "가변 데이터 입력 간격을 지원하는 파이프라인 구조의 합성" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (6): 149~158    
    10. 1994 "다중포트 메모리를 지원하는 데이터패스 자동 합성 시스템의 설계" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (7): 117~124    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
유료다운로드
  • 원문이 없습니다.

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기