본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

RLC 연결선의 버퍼 삽입 방법
A Buffer Insertion Method for RLC Interconnects

김보겸   (숭실대학교 컴퓨터학과UU0000851  ); 김승용   (숭실대학교 컴퓨터학과UU0000851  ); 김석윤   (숭실대학교 컴퓨터학과UU0000851  );
  • 초록

    본 논문은 인덕턴스 성분을 포함한 단일 도선 및 트리 구조 RLC 연결선의 버퍼 삽입 방법을 제시한다. 이를 위해 먼저 CMOS 버퍼가 구동하는 단일 RLC 도선에 대한 시간 지연의 대수식을 제시한다. 이 수식은 현재의 서브마이크로미터 공정을 위한 n-th power law 기반에서 유도되었으며, 다양한 RLC 부하를 가지고 실험해 본 결과, 실제 SPICE 시뮬레이션 결과에 비해 최대 9% 오차를 갖는 것으로 나타났다. 본 논문은 이 지연 시간 수식을 바탕으로 단일 도선 RLC 연결선을 여러 개로 나누는 버퍼 삽입에 관한 수식과 RLC 트리 연결선의 시간 지연을 최적화하기 위해 삽입될 버퍼의 사이즈를 결정하는 알고리듬을 제시한다. 제시된 버퍼 삽입 알고리듬은 0.25㎛ CMOS 공정의 트리 연결선에 적용하였으며, HSPICE 결과를 이용하여 정확도를 검증하였다.


    This paper presents a buffer insertion method for RLC-class interconnect structured as a sin91e line or a tree. First, a closed form expression for the interconnect delay of a CMOS buffer driving single RLC line is represented. This expression has been derived by the n-th power law for deep submicrometer technology and occurs to be within 9 percentage of maximal relative error in accuracy compared with the results of HSPICE simulation for various RLC loads. This paper proposes a closed form expression based on this for the buffer insertion of single RLC lines and the buffer sizing algorithms for RLC tree interconnects to optimize path delays. The proposed buffer insertion algorithms are applied to insert buffers for several interconnect trees with a 0.25 ${\mu}{\textrm}{m}$ CMOS technology and the results are compared against those of HSPICE.


  • 주제어

    Terms-Inductance .   interconnect .   buffer insertion .   tree.  

  • 참고문헌 (15)

    1. Y. I. Ismail snd E. G. Friedman, and J. L. Neves, 'Repeater Insertion in Tree Structured Inductive Interconnect,' IEEE Trans. Circuits and Systems II, vol. 48, No. 5, May 2001 
    2. Y. I. Ismail and E. G. Friedman, 'Effects of inductance on the propagation delay and repeater insertion in VLSI circuits,' in Proc. ACM/IEEE Design Automat. Conf., June 1999, pp. 721-724 
    3. H. B. Bakoglu, Circuits, Interconnentions, and Packaging for VLSI Addison-Wesley Publishing Company, 1990 
    4. T. Sakurai, A. R. Newton, 'A Simple MOSFET Model for Circuit Analysis,' IEEE Transactions on Electron Devices, vol. 38, No. 4, pp. 887-894, Apr. 1991 
    5. Y. I. Ismail and E. G. Friedman, 'Optimum repeater insertion based on a CMOS Delay model for on-chip RLC interconnect,' in Proc. IEEE ASIC Conf., Sept. 1998, pp. 369-373 
    6. C. J. Alpert and A. Devgan, 'Wire segmenting for improved buffer insertion,' in Proc. IEEE/ACM Design Automat. Conf., June 1997, pp. 649-654 
    7. H. B. Bakoglu and J. D. Meindl, 'Optimal interconnection circuits for VLSI,' IEEE Trans. Electron Devices, vol. ED-32, pp. 903-909, May. 1985 
    8. V. Adler and E. G. Friedman, 'Repeater design to reduce delay and power in resistive interconnect,' in Proc. IEEE Int. Symp. Circuits Systems, June1997, pp. 2148-2151 
    9. L. T. Pillage, 'Coping with RC(L) interconnect design headaches,' in Proc. IEEE/ACM Int. Conf. Comput.-Aided Design, Sept. 1995, pp. 246-253 
    10. Y. I. Ismail, E. G. Friedman, and J. L. Neves, 'Figures of merit to characterize the importance of on-chip inductance,' in Proc. IEEE/ACM Design Automat. Conf., June 1998, pp. 560-565 
    11. Y. Massoud, S. Majors, T. Bustami, snd J. White, 'Layout techniques for minimizing on-chip interconnect self inductance,' in Proc. IEEE/ ACM Design Automat. Conf., June 1998, pp. 566-571 
    12. A. Deutch et al., 'When are transmission-line effects important for on-chip interconnections?.' IEEE Trans. Microwave Theory Tech., vol. 45, pp. 1836-1846, Oct. 1997 
    13. S. Bothra, B. Rogers, M. Kellanm, and C. M. Osburn, 'Analysis of the effects of scaling on interconnect delay in ulsi circuits,' IEEE Trans. Electron Devices, vol. 40, pp. 591-597, Mar. 1993 
    14. T. Sakurai, 'Approximation of wiring delay in MOSFET LSI,' IEEE J. Solid-State Circuits, vol. SC-18, pp. 418-426, Aug. 1983 
    15. J. M. Rabaey, Digital Integrated Circuits, A Design Perspective. Englewood Cliffs, NJ : Prentice-Hall, 1996 

 저자의 다른 논문

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기