본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

KOA 기반의 유한체 승산기 설계
Design of Finite Field Multiplier based on KOA

변기영   (가톨릭대학교 정보통신전자공학부UU0000012  ); 나기수   (인하대학교 전자공학과UU0001092  ); 김흥수   (인하대학교 전자공학과UU0001092  );
  • 초록

    본 논문에서는 KOA를 적용하여 유한체 승산의 새로운 연산기법을 제시하였다. 먼저, 승산의 전개를 위해 주어진 다항식을 2분 또는 3분하여 각각 2항식과 3항식으로 재구성한 후 정의된 보조다항식을 사용하여 승산을 이루도록 하였다. 승산된 다항식에 모듈러 환원을 적용하기 위해 mod $F({\alpha})$ 연산식을 새롭게 전개하여 제시하였다. 제시된 연산기법들을 적용하여 $GF(2^m)$ 상의 승산회로를 구성하였고, Parr의 회로와 비교하였다. 비교논문의 경우 $GF((2^4)^n)$ 을 전제함으로써 그 적용이 매우 제한적이나, 본 논문에서는 $m=2^n$ 과 $m=3^n$ 인 경우를 보임으로써 그 적용이 Parr의 회로에 비해 보다 확장되었다.


    This paper proposes new multiplicative techniques over finite field, by using KOA. At first, we regenerate the given polynomial into a binomial or a trinomial to apply our polynomial multiplicative techniques. After this, the product polynomial is archived by defined auxiliary polynomials. To perform multiplication over $GF(2^m)$ by product polynomial, a new mod $F({\alpha})$ method is induced. Using the proposed operation techniques, multiplicative circuits over $GF(2^m)$ are constructed. We compare our circuit with the previous one as proposed by Parr. Since Parr's work is premised on $GF((2^4)^n)$ , it will not apply to general cases. On the other hand, the our work more expanded adaptive field in case m=3n.


  • 참고문헌 (14)

    1. Error Control Coding , Lin, S. , / v.,pp.,
    2. BCH부호와 Reed-Solomon부호 , 이만영 , / v.,pp.,
    3. A Comparison of VLSI Architecture of Field Multipliers Using Dual, Normal, or Standard Bases , Hsu, I.S.;Troung, T.K.;Deutsch, L.J.;Reed, I.S. , IEEE Trans. Computers / v.37,pp.735-739,
    4. A Cellular-Array Multiplier for GF(2m) , Laws, B.A.;Rushford, C.K. , IEEE Trans. Computers / v.C-20,pp.1573-1578,
    5. Systolic Multipliers for Finite Field GF(2m) , Yeh, C.S.;Reed, I.S.;Trung, T.K. , IEEE Trans. Computers / v.C-33,pp.357-360,
    6. Why ssystolic architecture? , Kung, H.T. , IEEE Computer / v.15,pp.37-46,
    7. Computational Method and Apparatus for Finite Fields , Omura, J.;Massey, J. , / v.,pp.,
    8. VLSI Architecture for Computing Multiplications and Inverses in GF(2m) , Wang, C.C.;Trung, T.K.;Shao, H.M.;Deutsch, L.J.;Omura, J.K.;Reed, I.S. , IEEE Trans. Computers / v.C-34,pp.709-717,
    9. Bit-Serial Reed-Solomon Encoders , Berlekamp, E.R. , IEEE Trans. on Information Theory / v.IT-28,pp.869-874,
    10. Multiplication of Multidigit Numbers on Automata , Karatsuba, A.;Ofman, Y. , Sov. Phys.-Dokl. (Engl. transl.) / v.7,pp.595-596,
    11. A New Architecture for a Parallel Finite Field Multiplier with Low Complexity Based on Composite Fields , Parr, C. , IEEE Trans. Computers / v.45,pp.856-861,
    12. Efficient Multiplier Architectures for Galois Fields GF(24n) , Parr, C.;Fleischmann, P.;Roelse, P. , IEEE Trans. Computers / v.47,pp.162-170,
    13. VLSI Architectures for Multiplication in Galois Fields , Mastrovito, E.D. , / v.,pp.,
    14. Mastrovito Multiplier for all trinomials , Sunar, B.;Koc, C.K. , IEEE Trans. Computers / v.48,pp.522-527,

 저자의 다른 논문

  • 나기수 (5)

    1. 1999 "DTG의 性質을 갖는 高速竝列多値論理回路의 設計에 관한 硏究" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c36 (6): 27~36    
    2. 2003 "뉴런모스 다운리터럴 회로를 이용한 다치논리용 데이터 변환기" 전기전자학회논문지 = Journal of IKEEE 7 (2): 135~143    
    3. 2004 "시스템 복잡도 개선을 위한 AOP 기반의 병렬 유한체 승산기" 한국통신학회논문지. The journal of Korea Information and Communications Society. 무선통신 29 (a3): 331~336    
    4. 2004 "삼각 셀의 정의와 효율적인 GRM 계수 생성 기법" 한국통신학회논문지. The Journal of Korea Information and Communications Society. 통신이론 및 시스템 29 (c6): 751~762    
    5. 2004 "$GF(3^m)$상의 전류모드 CMOS 승산기 설계" 전기전자학회논문지 = Journal of IKEEE 8 (1): 54~62    
  • 김흥수 (56)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기