본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

전류모드 CMOS 4치 논리회로를 이용한 고성능 곱셈기 설계
Design of a High Performance Multiplier Using Current-Mode CMOS Quaternary Logic Circuits

김종수   (강원대학교 전기전자정보통신공학부UU0000037  ); 김정범   (강원대학교 전기전자정보통신공학부UU0000037  );
  • 초록

    본 논문에서는 CMOS 다치 논리회로를 이용한 고성능 곱셈기를 제안하였다. 이 곱셈기는 Modified Baugh-Wooley 곱셈 알고리즘과 전류모드 4치 논리회로를 적용하여 트랜지스터의 수를 감소시키고 이에 따른 상호연결 복잡도를 감소시켜 곱셈기 성능을 향상시켰다. 제안한 회로는 전압모드 2진 논리신호를 전류모드 4치 논리신호로 확장하는 동시에 부분 곱을 생성하고 4치 논리 가산기를 통해 가산을 수행 후 전류모드 4치-2진 논리 변환 디코더를 이용하여 출력을 생성한다. 이와 같이 곱셈기의 내부는 전류모드 4치 논리로 구성하였으며 입출력단은 전압모드 2진 논리회로의 입,출력을 사용함으로써 기존의 시스템과 완벽한 호환성을 갖도록 설계하였다. 이 곱셈기는 6.1mW의 소비전력과 4.5ns의 전달지연을 보였으며, 트랜지스터 수는 두 개의 비교 대상 회로에 비해 60%, 43% 노드 수는 46%, 35% 감소하였다. 설계한 회로는 3.3V의 공급전원과 단위전류 5uA를 사용하여, 0.35um 표준 CMOS 공정을 이용하여 구현하였으며, HSPICE를 사용하여 그 타당성을 입증하였다.


    This paper proposes a high performance multiplier using CMOS multiple-valued logic circuits. The multiplier based on the Modified Baugh-Wooley algorithm is designed with current-mode CMOS quaternary logic circuits. The multiplier is functionally partitioned into the following major sections: partial product generator block(binary-quaternary logic conversion block), current-mode quaternary logic full-adder block, and quaternary-binary logic conversion block. The proposed multiplier has 4.5ns of propagation delay and 6.1mW of power consumption. This multiplier can easily adapted to the binary system by the encoder and the decoder. This circuit is designed with 0.35um standard CMOS process at 3.3V supply voltage and 5uA unit current. The validity and effectiveness are verified through the HSPICE simulation.


  • 주제어

    Multiple-Valued Logic .   Current-Mode Circuit .   Full-Adder .   Multiplier.  

  • 참고문헌 (7)

    1. 고성능 마이크로프로세서 곱셈기 구조;정보통신학술지원국 비디오 강좌 시리즈 , 이용석 , / v.,pp.,
    2. A 4.4 ns CMOS 54x54 Multiplier Using Pass-Transistor Multiplexer , Nono Ohkubo;Makoto Suzuki;Toshinobu Shinbo;Toshiaki Yamanaka;Akihiro Shimizu;Katsuro Sasaki;Uoshinobu Nakagome , IEEE J. Solid-State Circuits / v.30,pp.251-257,
    3. Current-mode CMOS Multiple-Valued Logic circuits , Wayne Current, K. , IEEE J. Solid-State Circuits / v.29,pp.95-107,
    4. Application for quaternary logic to the design of a proposed discrete cosine transform chip , Wayne Current, K. , Int. J. Electronics / v.67,pp.678-701,
    5. A 200 MHz Pipelined Multiplier Using 1.5V -Supply Multiple-Valued MOS Current-Mode Circuits with Dual-Rail Source-Coupled Logic , Takahiro Hanyu;Michitaka Kameyama , IEEE J. Solid-State Circuits / v.30,pp.1239-1245,
    6. 전류모드 다치논리 CMOS 회로를 이용한 전가산기 설계 , 이용섭;곽철호;김정범 , 전자공학회 논문지 / v.39,pp.75-82,
    7. 전류모드 CMOS 다치 논리회로를 이용한 32x32-bit Modified Booth 곱셈기 설계 , 이은실;김정범 , 전자공학회 논문지 / v.40,pp.72-80,

 저자의 다른 논문

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기