본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

CMOS 집적회로 테스팅을 위한 내장형 전류 감지 회로 설계
Design of a Built-In Current Sensor for CMOS IC Testing

김태상   (강원대학교 전기전자정보통신공학부UU0000037  ); 홍승호   (강원대학교 전기전자정보통신공학부UU0000037  ); 곽철호   (충남대학교 정보통신공학부UU0001302  ); 김정범   (강원대학교 전기전자정보통신공학부UU0000037  );
  • 초록

    본 논문에서는 전류 테스팅을 이용하여 CMOS 집적회로에 존재하는 결함을 검출하는 내장형 전류 감지회로를 설계하였다. 이 회로는 일반적인 CMOS 공정으로 구현하였으며 결함전류와 기준전류를 전압으로 변환시켜 시험대상 회로의 결함을 고속으로 검출하며, 미세공정에도 적용가능한 회로이다 제안한 전류 감지회로는 전류원 내장으로 인한 추가적인 전력소모를 문제를 해결하였다. 제안한 회로의 정당성 및 효율성은 HSPICE를 이용한 시뮬레이션으로 그 타당성을 입증하였다. 제안한 전류 감지회로가 칩의 전체 면적에서 차지하는 면적소모는 시험대상회로에서 약 9.2%로, 내장형 전류 감지회로에 의한 면적소모는 무시할 만 하다. 제안한 회로는 Hynix O.35um 2-poly 4-metal N-Well 표준 CMOS 공정으로 제작하였다.


    This paper presents a built-in current sensor(BICS) that detects defects in CMOS integrated circuits using the current testing technique. This circuit employs a cross-coupled connected PMOS transistors, it is used as a current comparator. The proposed circuit has a negligible impact on the performance of the circuit under test (CUT) and high speed detection time. In addition, in the operation of the normal mode, the BlCS does not have dissipation of extra power, and it can be applied to the deep submicron process. The validity and effectiveness are verified through the HSPICE simulation on circuits with defects. The area overhead of a BlCS versus the entire chip is about 9.2%. The chip was fabricated with Hynix $0.35{\mu}m$ 2-poly 4-metal N-well CMOS standard technology.


  • 주제어

    VLSI Testing .   Current Testing .   Built-In Current Sensor .   Reliability.  

  • 참고문헌 (11)

    1. Realistic fault modeling for VLSI testing , Maly, W. , Proc. Design Automation conf. / v.,pp.173-180,
    2. A CMOS fault extractor for inductive fault analysis , Ferguson, F.J.;Shen, J.P. , IEEE Trans. Computer-Aided Design / v.7,pp.1181-1194,
    3. CMOS IC stuck-open fault electrical effects and design consideration , Sorden, J.M.;Treece, R.K.;Tailor, M.R.;Hawkins, C.F. , Proc. Int. Test Conf. / v.,pp.423-430,
    4. Novel design for testability schemes for CMOS IC's , Favalli, M.;Olivo, P.;Damiani, M.;Ricco, B. , IEEE J. Solid-State Circuits / v.25,pp.1239-1246,
    5. Built-in current testing , Maly, W.;Patyra, M. , IEEE J. Solid-State Circuits / v.27,pp.425-428,
    6. Circuit design for built-in current testing , Miura, Y.;Kinoshita, K. , Proc. International Test Conference / v.,pp.873-881,
    7. A 2-ns detecting time, 2- mm CMOS built-in current sensing circuit , Shen, T.L.;Daly, J.C.;Lo, J.C. , IEEE J. Solid-State Circuits / v.28,pp.72-77,
    8. A practical current sensing technique for IDDQ testing , Tang, J.J.;Lee, K.J.;Liu, B.D. , IEEE Trans. VLSI systems / v.3,pp.302-310,
    9. Design of a built-in current sensor for IDDQ testing , Kim, J.B.;Hong, S.J.;Kim, J. , IEEE J. Solid-State Circuit / v.33,pp.1266-1272,
    10. Novel built-in current sensor for on line current testing , Kwak, C.H.;Kim, J.B. , IEICE Trans. Electronics / v.E86-C,pp.1898-1902,
    11. 테스팅 및 테스팅을 고려한 설계 , 홍성제(外) , / v.,pp.,

 저자의 다른 논문

  • 김태상 (2)

    1. 2005 "전자 디스펜서용 단일 칩 제어기 설계" 전기전자학회논문지 = Journal of IKEEE 9 (2): 101~107    
    2. 2006 "고속 통신용 CMOS 4.5 Gb/s 인터페이스 회로 구현" 전기전자학회논문지 = Journal of IKEEE 10 (2): 128~133    
  • 홍승호 (0)

  • 김정범 (24)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기