본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

CMOS 링발진기의 전원 잡음에 의한 위상잡음과 Jitter 연구
A Study on Phase-Noise and Jitter due to the Power Supply Noise of the CMOS Ring Oscillator

박세훈   (안동대학교 전자정보산업학부UU0000902  );
  • 초록

    전원 잡음에 의한 링발진기의 위상잡음과 jitter의 모델을 제시하고 시뮬레이션을 수행하여 모델의 타당성을 확인하였다. 링발진기의 전원 잡음은 협대역 위상변조에 의해 중심 주파수 양측면에 잡음 주파수만큼 간격을 두고 출력 잡음 신호가 나타나는 위상잡음으로 나타났다. 또한 전원 잡음에 의한 jitter의 선형 모델을 제시하였고, 시뮬레이션에 의해 jitter가 잡음 진폭의 크기에 비례하여 발생하는 것을 확인하였다.


    Models for the phase noise and jitter of the ring oscillator with the power supply noise are suggested and verified by simulations. The power supply noise is converted into the phase-noise by the narrow band phase modulation. The phase-noise appears as sideband frequencies apart from the center frequency of the ring oscillator as much as the frequency of the power supply noise. A jitter model describing the linear relation of jitter with the amplitude of the power supply noise is suggested and verified by simulation.


  • 주제어

    링발진기 .   위상잡음 .   협대역위상변조.  

  • 참고문헌 (6)

    1. L. DeVito, J. Newton, R. Croughwell, J. Bulzacchelli, andF. Benkley, 'A 52 MHzand 155 MHz clock recovery PLL,' in ISCC Dig. Tech. Papers, 1991,pp. 142-143 
    2. A. W. Bucheald, K. W. Martin, A. K. Oki, and K. W. Kobayashi, 'A 6-GHz integrated phase-locked loop using AlGaAs/GaAs heterojunction bipolar transistors,' IEEE J. Solid-State Circuits, vol.27, Dec. 1992,pp. 1752-1762 
    3. J. Craninckx and M. Steyaert, 'A CMOS 1.8 GHz low-phase-noise voltage-controlled oscillator with prescaler,' in Proc. IEEE ISSCC, San Francisco, CA, Feb. 1995,pp.266-267 
    4. T. S. Aytur and B. Razavi, 'A 2 GHz 6-mV BiCMOS frequency-synthesizer,' IEEE J. Solid-State Circuits, vol. 30, pp.1457-1462, 1995 
    5. B. Razavi, 'A 1.8 GHz CMOS voltage-controlled oscillator,' in IEEE proc. ISSCC, San Francisco, CA, Feb. 1997,pp. 388-389 
    6. M.Horowitz, A. Chan, J. Cobrunson, J. Gasbarro, T. Lee, W. Leung, W. Richardson, T. Thrush, and Y. Fujii, 'PLL design for a 500Mb/s interface,' in ISSDD Dig. Tech. Papers,Feb. 1993,pp. 160-161 
  • 이 논문을 인용한 문헌 (1)

    1. Song, Jae-Min ; Jung, Yong-Bae ; Park, Young-Seak 2017. "An Implementation of Clock Synchronization in FPGA Based Distributed Embedded Systems Using CDR" 대한임베디드공학회논문지 = IEMEK Journal of embedded systems and applications, 12(4): 239~246     

 저자의 다른 논문

  • 박세훈 (5)

    1. 1996 "Characterization of EFG Si Solar Cells" 센서학회지 = Journal of the Korean Sensors Society 5 (5): 1~10    
    2. 2000 "NRZ Random Bit 동기를 위한 표본 위상 검출기" 멀티미디어학회논문지 = Journal of Korea Multimedia Society 3 (6): 652~660    
    3. 2004 "MOSFET의 1/f noise에 의한 CMOS Ring Oscillator의 Jitter 분석" 한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences 8 (8): 1713~1718    
    4. 2005 "The jitter and phase noise caused by 1/f noise of MOSFET in 2.75 GHz CMOS ring oscillator" 센서학회지 = Journal of the Korean Sensors Society 14 (1): 42~46    
    5. 2005 "원격 제어 모니터링 시스템을 위한 임베디드 리눅스 시스템의 다중 채널 직렬 장치 구현" 한국해양정보통신학회논문지 = The journal of the Korea Institute of Maritime Information & Communication Sciences 9 (5): 1039~1044    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기