본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

싱글 페이즈 클락드 래치를 이용한 SoC 리타이밍
Retiming for SoC Using Single-Phase Clocked Latches

김문수   (삼서전자 반도체  ); 임종석   (서강대학교 컴퓨터학과UU0000674  );
  • 초록

    System-On-Chip(SoC) 설계에서 글로벌 와이어는 성능에 큰 영향을 끼친다. 이 때문에 플림플롭이나 래치를 사용한 와이어 파이프라이닝이 필요하게 되었다. 래치는 플립플롭에 비해 타이밍 제약이 유연하므로 래치 파이프라이닝이 플립플롭에 비해 클락 주기를 더 작게 할 수 있다. 리타이밍은 회로의 메모리 요소를 이동시켜 최적화된 클락 주기를 얻는 방법이다. SoC 리타이밍은 기존의 게이트 레벨 리타이밍과 달리 SoC 회로를 대상으로 한다. 본 논문에서는 기존의 플립플롭을 사용한 SoC 리타이밍 방법을 래치를 사용한 경우에도 적용할 수 있게 확장 시켰다. 본 논문에서는 래치를 사용한 SoC 리타이밍 문제를 해결하기 위해 MILP로 식을 세우고, 이를 고정점 계산을 통해 효과적으로 해결 하였다. 실험 결과 본 논문의 방법을 적용할 경우 플립플롭 SoC 리타이밍에 비해 평균적으로 클락 주기를 10% 감소시킬 수 있었다.


    In the System-on-Chip(SoC) design, the global wires are critical parts for the performance. Therefore, the global wires need to be pipelined using flip-flops or latches. Since the timing constraint of the latch is more flexible than it of the flip-flop, the latch-based design can provide a better solution for the clock period. Retiming is an optimizing technique which repositions memory elements in the circuits to reduce the clock period. Traditionally, retiming is used on gate-level netlist, but retiming for SoC is used on macro-level netlist. In this paper, we extend the previous work of retiming for SoC using flip-flops to retiming for SoC using single-phase clocked latches. In this paper we propose a MILP for retiming for SoC using single-phase clocked latches, and apply the fixpoint computation to solve it. Experimental results show that retiming for SoC using latches reduces the clock period of circuits by average 10 percent compared with retiming for SoC using flip-flops.


  • 주제어

    SoC .   retiming .   wire pipelining .   timing analysis .   fixpoint computation.  

  • 참고문헌 (13)

    1. V. Seth, M. Zhao, J. Hu, 'Exploiting Level Sensitive Latches in Wire Pipelining,' In Proc.ICCAD, pp. 283-290, 2004 
    2. C. E. Leiserson, F. M. Rose, and J.B.Saxe, 'Optimizing synchronous circuitry by retiming,' in Adv.Res. VLSI: Proc. 3rd Caltech Con., pp. 86-116, 1983 
    3. B. Lockyear and C. Ebeling, 'Optimal retiming of level-clocked circuitry using symmetric clock schedules,' IEEE Trans. on CAD , vol.13, no.9 pp.1097-1109, September 1994 
    4. N .Maheshwari and S. S. Sapatnekar, 'Optimizing large multi-phase level clocked circuits,' IEEE Trans. on CAD, vol.18, no.9, pp.1249-1264, September 1999 
    5. P.Saxena, P. Pan, C. L. Liu, 'The retiming of single-phase clocked circuits containing level-sensitive latches,' in Proc. VLSI Design , pp, 402-407, 1999 
    6. C. Chu, E. F. Y. Young, D. K. Y. Tong, and S. Dechu, 'Retiming with interconnect and gate delay,' in Proc.ICCAD, pp.221-226, 2003 
    7. C. Lin and H. Zhou, 'Retiming for wire pipelining in system-on-chip,' in Proc. ICCAD, pp.215-220, 2003 
    8. C. Lin and H. Zhou, 'Wire retimng for system-on-chip by fixpoint computation,' in Proc. DATE, pp.1092-1097, 2004 
    9. C. Lin and H. Zhou, 'Wire retimng as fixpoint computation,' IEEE Trans. on VLSI, vol. 13. no.12, pp1340-1348, December 2005 
    10. K. A. Sakallah, T. N. Mudge, O. A. Olukotun, 'Analysis and design of latch controlled synchronous digital circuits,' IEEE Trans. on CAD, vol.11, no.3, pp.322-333, Mar. 1992 
    11. B. A. Davey and H. A.Priestley, 'Introduction to Lattices and Order,' Cambridge, 1990 
    12. V. Nookala, S. S. Sapatnekar, 'A method for correcting the functionality of a wire-pipelined circuit,' in Proc. DAC, pp.570-575, 2004 
    13. G. Karypis, R. Aggarwal, V. Kumar, and S. Shekhar, 'Multilevel hypergraph partitioning: Applications in VLSI domain,' in Proc. DAC, pp. 526-529, 1997 

 저자의 다른 논문

  • 임종석 (27)

    1. 1993 "한쪽으로 기운 허프만 트리에서의 효율적인 허프만 복호 기법" 한국통신학회논문지 = The journal of the Korean institute of communication science 18 (12): 1956~1969    
    2. 1994 "동시 미로 배선 방법에 의한 새로운 FPGA 배선 방법" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a31 (10): 119~131    
    3. 1995 "16:1 부분 표본 추출 블럭 정합 알고리즘과 이의 하드웨어 설계" 電子工學會論文誌. Journal of the Korea institute of telematics and electronics. B b32 (12): 1624~1634    
    4. 1995 "메탈-메탈 매트릭스 레이아웃 형태의 기능모듈 생성" 電子工學會論文誌. Jounnal of the Korea institute of telematics and electronics. A. A a32 (1): 206~221    
    5. 1996 "게이트 어레이 레이아웃 형태에서의 기능 모듈 편집기의 구현" 정보처리논문지 = The transactions of the Korea Information Processing Society 3 (5): 1240~1252    
    6. 1997 "Field programmable circuit board를 위한 위상 기반 회로 분할" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c34 (2): 38~49    
    7. 1997 "이차원 트랙 할당에 의한 FPGA 상세 배선" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c34 (10): 8~18    
    8. 1999 "한정된 그룹 이동에 의한 위상 기반 회로 분할 방법" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c36 (1): 22~33    
    9. 1999 "다중칩 모듈 설계를 위한 Gridless 배선기" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C c36 (9): 28~43    
    10. 2000 "재구성 가능한 회로 보드를 위한 새로운 Quadratic Boolean Programming 수식에 의한 분할" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 37 (2): 65~77    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기