본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

고성능 시스템 설계에서의 클럭 신호 분배
Clock Distribution in High-Performance System Design

정태경    (Department of Electrical and Computer Engineering, the University of Texas   ); 이장호    (Department of Electrical and Computer Engineering, the University of Texas  );
  • 초록

    수용 가능한 수준의 성능을 동시에 전달하고 분배하는 동안의 소비 전력을 줄이는 문제는 고성능 시스템의 설계분야에서는 더욱 더 결정 적 인 관심사로 받아지고 있다. 본 논문에서는 전력분배의 문제를 클럭 신호 발생과 분배의 관점에서 제시하고자 한다. 우리는 클럭 신호의 전력 효율성과 다른 응용제품 이외에도 무선통신의 회로에서도 찾아 검증하였다.


    The problem of reducing power dissipation while simultaneously delivering acceptable levels of performance is becoming a critical concern in high pelf[mann system design. In this paper, we present this power dissipation problem from the clock generation and distribution side. We examine clock power efficiency and several applications as well as wireless communication circuits.


  • 주제어

    Clock distribution .   transmission line .   System-On-a-Chip (SOC) .   High-performance.  

  • 참고문헌 (10)

    1. E. W. Dobberpuhl, 'A 200-MHz 64-b Dual-Issue CMOS microprocessor,' IEEE Journal of Solid-State Circuits, vol. 27, no. 11, pp. 1115-1567, Nov 1992 
    2. W. C. Athas, and L. Svensson, 'Reversible Logic Issues in Adiabatic CMOS,' Proc. Workshop on Physics and Computation, pp. 111-118, Nov 1994 
    3. K. J. Nowka, T. Galambos, 'Circuits design techniques for a Gigahertz Integer Microprocessor,' International Conference on Computer Design, pp. 11-16, Oct 1998 
    4. A. Vittal, 'Low-power buffered clock tree design,' IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol, 16, no. 9, Sep 1997 
    5. J. M. Rabaey, 'Low-Power Silicon Architecture for Wireless Communications,' ISSCC'94: IEEE International Solid-State Circuits Conference, Washington, 1994 
    6. P. Hofstee, N. Aoki, et. al, 'A 1.0 GHz Single-Issue 64-Bit PowerPC Processor,' IEEE International Solid-State Circuits Conference, pp. 92-93, 2000 
    7. S. M. Kang, Y. Leblebici, 'CMOS Digital Integrated Circuits-Analysis and Design,' 2nd Edition McGraw-Hill International Edition. 1999 USA 
    8. B. A. Floyd, and K. K. O, 'The projected power consumption of a wireless clock distribution system and comparison to conventional distribution systems,' IEEE Int. Conf. Interconnect Technology, pp. 248-250 May 1999 
    9. W. C. Athas, et. al., 'A Low-Power Microprocessor Based on Resonant Energy,' IEEE J. Solid-State Circuits, vol. 32, no. 11, pp. 1693-1701, Nov 1997 
    10. T. Jeong, A. Ambler, 'Power Efficiency System for Fligth Application (PESFA) Mission: Low Power Dissipation in Digital Circuit Design for Flgith Application/Space Communications,' IEEE Trans. Aerospace and Electrical Systems, vol 42, 2006 

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기