본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

변수그룹을 이용한 효율적인 연산기 설계
Efficient Operator Design Using Variable Groups

김용은   (전북대학교 전자정보공학부UU0001120  ); 정진균   (전북대학교 전자정보공학부UU0001120  );
  • 초록

    본 논문에서는 곱셈기나 필터 등에서 연산을 위해 부분곱을 더할 때 더해질 변수를 그룹화하여 연산기를 설계하는 방법을 제시한다. 제안한 그룹화 알고리즘을 사용하면 기존의 full adder cell이 간단한 로직회로로 대치되고 이에 따라 면적, 전력소모, 속도면에서 효율적인 디자인이 가능하다. 제안한 방법을 7bit, 8bit 제곱기 및 FIR 필터에 사용되는 precomputer 블록에 적용한 결과 기존의 방법 보다 면적, 전력소모, 속도에서 각각 {22.1%, 20.1%, 14%}, {24.7%, 24.4%, 6.7%}, {63.6%, 34.4%, 9.8%} 의 이득 있음을 보인다.


    In this paper, we propose a partial product addition method using variable groups in the design of operators such as multipliers and digital filters. By this method, full adders can be replaced with simple logic circuits. To show the efficiency of the proposed method, we applied the method to the design of squarers and precomputer blocks of FIR filters. In case of 7 bit and 8 bit squarers, it is shown that by the proposed method, area, power and delay time can be reduced up to {22.1%, 20.1%, 14%} and {24.7%, 24.4%, 6.7%}, respectively, compared with the conventional method. The proposed FIR precomputer circuit leads to up to {63.6%, 34.4%, 9.8%} reduction in area, power consumption and propagation delay compared with previous method.


  • 주제어

    variable group .   multiplier .   partial product .   squarer .   FIR precomputer .   shift-addition.  

  • 참고문헌 (9)

    1. K. Hwang, Computer Arithmetic: Principles, Architecture, and Design. New York: Wiley, 1979 
    2. R. K. Kolagotla , W. R. Griescbach, and H. R. Srinivas, 'VLSI implementation of a 350 MHz 0.35um 8 bit merged squarer,' Electronic Letters, vol. 34, pp. 47-48, Jan. 1998 
    3. K. E. Wires, M. J. Schulte, L. P. Marquette, and P. I. Balzola, 'Combined unsigned and two's complement squarers,' in 33rd Asilomar Conference on Signals, Systems, and Computers, pp. 1215-1219, 1999 
    4. L. Dadda, 'Some schemes for parallel multipliers,' Alta Frequenza, vol. 34, pp. 349-356, 1965 
    5. G. Goto, T. Sato, M. Nakajiama, and T. Sukemura, 'A 54$\times$54 regulary structured tree multiplier,' IEEE J. Solid-State Circuits, vol. 27, pp. 1229-1236, Sept. 1992 
    6. J. Park, K. Muhammad and K. Roy, 'High performance FIR filter design based on sharing multiplication,' IEEE Transaction on VLSI systems, vol. 11, pp. 244-253. April. 2003 
    7. K. A. C. Bickerstaff, M. Schulte, and E. E. Swartzlander, 'Reduced area multipliers,' in Proc. Int. Conf. on Application-Specific Array Processors, PP. 478-489, 1993 
    8. C. S. Wallace, 'A suggestion for a fast multiplier', IEEE Trans. on Electron. Comp., vol. 13, pp. 14-17, 1964 
    9. J. Pihl and E. Aas, 'A multiplier and squarer generator for high performance DSP applications,' in Proc. IEEE 39th Midwest Symp. on Circuit and Systems, 1996, pp. 109-112 

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기