본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

평판 디스플레이 시스템을 위한 OpenLDI 수신기 회로
OpenLDI Receiver Circuit for Flat-Panel Display Systems

한평수   (연세대학교 전기전자공학과UU0000936  ); 최우영   (연세대학교 전기전자공학과UU0000936  );
  • 초록

    평판 디스플레이 인터페이스를 위한 OpenLDI 수신기 IP를 설계하고, $0.18-{\mu}m$ high-voltage CMOS 공정을 사용하여 프로토타입 칩을 제작하였다. 수신기 회로는 크게 DLL과 parallelizer로 구성된다. DLL은 클록을 재생하고, Parallelizer는 데이터를 병렬화하여 재생된 클록에 정렬한다. 회로의 입력은 한 개의 클록 채널과 네 개의 데이터 채널로 구성된다. 측정을 통해 $10Mhz{\sim}65Mhz$ 범위의 입력주파수에서 클록을 재생하는 것을 확인하였으며, 이는 한 개 채널당 $70Mbps{\sim}455Mbps$ 의 속도에, 네 개의 데이터 채널을 모두 사용할 시 $280Mbps{\sim}1.82Gbps$ 의 속도에 해당한다. 상용 LCD 모니터를 개조하여 제작된 칩을 사용한 영상데이터 전송을 실험하였다. 이때의 클록 주파수는 49Mhz, 소모되는 전력은 코어가 19mW, 출력버퍼가 82.5mW로 측정되었다.


    An OpenLDI receiver circuit for flat-panel display systems was designed and fabricated using $1.8-{\mu}m$ high-voltage CMOS technology. Designed circuit roughly consists of DLL circuit and parallelizers, which recovers clock and parallelize data bits, respectably. It has one clock input and four data inputs. Measurement results showed that it successfully recovers clock signal from input whose frequency is $10Mhz{\sim}65Mhz$ , which corresponds data rate of $70Mbps{\sim}455Mbps$ per channel, or $280Mbps{\sim}1.82Gbps$ when all of the four data channels were utilized. A commercial LCD monitor was modified into a test-bench and used for video data transmission at clock frequency of 49Mhz. In the experiment, power consumption was 19mW for core block and 82.5mW for output buffer.


  • 주제어

    OpenLDI .   Flat-panel display .   LVDS .   DLL .   Voltage controlled delay line .   Parallelizer.  

  • 참고문헌 (8)

    1. National Semiconductor, "Open LVDS Display Interface (OpenLDI) Specification v0.95", 1999 
    2. M. Bazes, et al., "Two Novel Fully Complementary Self-Biased CMOS Differential Amplifiers", EEE Journal of Solid-State Circuits, vol. 26, No. 2, pp. 165-168, Feb 1991 
    3. Hsiang-Hui Chang et al., "A Wide-Range Delay-Locked Loop With a Fixed Latency of One Clock Cycle", IEEE Journal of Solid-State Circuits, Vol. 37, No. 8, pp. 1021-1027, Aug 2002 
    4. Hardin, K. B, et al., "A study of the interference potential of spread spectrum clock generation techniques", IEEE International Symposium on Electromagnetic Compatibility, pp. 624-629, 1995 
    5. IEEE Std. 1596.3-1996, "IEEE standard for Low-Voltage Differential Signaling (LVDS) for Scalable Coherent Interface (SCI)", 1994 
    6. Yuan Ji-Ren, et al., "A True Singl-Phase-Clock Dynamic CMOS Circuit Technique", IEEE Journal of Solid-State Circuits, Vol. SC-22, No. 5, pp. 899-901, Oct 1987 
    7. 한건희, "전자회로", 교보문고, pp.290, 2000 
    8. Jae Shin Lee, et al., "A wide range PLL for 64x speed CD-ROM & 10x speed DVD-ROM", International Conference on Consumer Electronics, June 2000, pp. 98-99 

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기