본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

정교한 클럭 게이팅을 이용한 저전력 재구성 가능한 DSP 설계
Design of a Low Power Reconfigurable DSP with Fine-Grained Clock Gating

정찬민   (한양대학교 전자컴퓨터통신공학과UU0001519  ); 이영근   (한양대학교 전자컴퓨터통신공학과UU0001519  ); 정기석   (한양대학교 전자컴퓨터통신공학과UU0001519  );
  • 초록

    최근 많은 임베디드 시스템에서 통신이나 멀티미디어의 다양한 표준을 지원해야 하는 요구가 끊이지 않고 있다. 그러나 현실적으로 임베디드 시스템에서 요구하는 만큼의 표준이나 프로토콜을 위한 별개의 가속 IP들을 갖는 것은 불가능할 뿐만 아니라 상당히 힘든 작업이다. 그러므로 다양한 표준을 지원할 수 있는 가속 IP를 개발하는 것은 위와 같은 현재의 임베디드 시스템에서 요구하는 트렌드에 있어 중요하다 할 수 있다. 다양한 기능을 수행하는 하드웨어는 일반적으로 실행 환경이나 시스템 설정에 따라 다양한 기능들을 지원하기 위하여 동적으로 즉, 실행시간에 재구성 가능한 DSP를 사용하고 있다. 그러나 하나의 IP가 다양한 기능을 수행시키기 위해서는 필수불가결적으로 추가적인 면적을 차지하거나 추가적인 전력소모가 따른다. 그러므로 본 논문에서는 동적으로 재구성 가능한 하드웨어의 파워 소모를 줄이기 위해 정교한 클럭 게이팅을 사용하였고 또한 동적으로 재구성 가능한 하드웨어의 면적을 줄이기 위해 배럴 시프터(barrel shifter)를 이용한 곱셈기를 사용하여 메모리의 계수(Coefficient) 부분을 압축을 통해 메모리의 면적을 줄였다. 실행시간에 재구성 가능한 IP는 유사하지만 다른 기능들을 효과적으로 수행하기 때문에 이런 다기능 재구성 가능한 DSP IP의 전력소모를 성능에 영향 없이 줄이는 것은 상당히 난해한 일이다. 본 논문에서 제안한 정교한 클럭 게이팅은 동적으로 재구성 가능한 시스템에 아주 효율적으로 적용되었고 효과적인 결과를 도출하였다. 실험 결과는 본 논문에서 제시한 기법을 사용했을 시 사용하지 않았을 경우보다 최대 24%정도의 파워 절감 효과를 얻을 수 있었다. 또한 면적을 줄이기 위해서 기존의 일반적인 곱셈기를 사용하는 대신에 배럴 시프터(barrel shifter)를 이용한 곱셈기를 설계해 적용하였다. 기존 곱셈기를 제안한 곱셈기로 바꾸면 설계한 재구성 가능한 DSP의 구조상 많은 면적을 줄이는 것이 가능했다. 기존 곱셈기에 비해 제안된 곱셈기는 면적은 42%가 줄었으며, 전체적인 재구성 가능한 DSP의 면적에서 14% 감소한 결과를 도출하였다. 그러므로 본 논문은 재구성 가능한 특성을 갖는 IP의 단점인 파워 소모와 추가적인 면적을 효과적으로 보완한 면에 있어 큰 의의가 있다고 할 수 있다.


    Recently, many digital signal processing(DSP) applications such as H.264, CDMA and MP3 are predominant tasks for modern high-performance portable devices. These applications are generally computation-intensive, and therefore, require quite complicated accelerator units to improve performance. Designing such specialized, yet fixed DSP accelerators takes lots of effort. Therefore, DSPs with multiple accelerators often have a very poor time-to-market and an unacceptable area overhead. To avoid such long time-to-market and high-area overhead, dynamically reconfigurable DSP architectures have attracted a lot of attention lately. Dynamically reconfigurable DSPs typically employ a multi-functional DSP accelerator which executes similar, yet different multiple kinds of computations for DSP applications. With this type of dynamically reconfigurable DSP accelerators, the time to market reduces significantly. However, integrating multiple functionalities into a single IP often results in excessive control and area overhead. Therefore, delay and power consumption often turn out to be quite excessive. In this thesis, to reduce power consumption of dynamically reconfigurable IPs, we propose a novel fine-grained clock gating scheme, and to reduce size of dynamically reconfigurable IPs, we propose a compact multiplier-less multiplication unit where shifters and adders carry out constant multiplications.


  • 주제어

    재구성 가능한 DSP.  

  • 참고문헌 (8)

    1. Christopher Pretty and J. Geoffrey Chase "Reconfigurable DSP's for Efficient MPEG-4 Video and Audio Decoding", The First IEEE International Workshop on Electronic Design, Test and Applications (DELTA '02) p. 63 
    2. Ya-Lan Tsao, Ming Hsuan Tan, Jun-Xian Teng and Shyj-Jye Jou "Parameterized and Low Power DSP Core for Embedded Systems", ISCAS '03. Procedings of the 2003 International Symposium on Publication Volume:4, On page(s):V-265-V-268 vol.4 
    3. Kimiyoshi Usami and Naoaki Ohkubo, "A Design Approach for Fine-grained Run-Time Power gating using Locally Extracted Sleep Signals", ICCD, 2006 
    4. Jung-Mok Lee, Young-Geun Lee, Chan-Min Jung, Byung-Gyu Ahn, Jong-Wha Chong andKi-Seok Chung "Design of a low power reconfigurable DSP architecture", International Ubiquitous Convergence Conference, Dec. 2006 
    5. Keith Reeves, Ken Sienski "Reconfigurable Hardware Accelerator for embedded DSP", SPIE Proc. SPIE Vol. 2914, p. 332-340 1996 
    6. Hans Jacobson, Pradip Bose, Zhigang Hu, Alper Buyuktosunoglu, Victor Zyuban, Rick Eickemeryer, Lee Eisen, John Griswell, Doug Logan, Balaram Sinharoy and Joel Tendler "Stretching the Limits of Clock-Gating Efficiency in Server-Class Processors", High-Performance Computer Architecture, 2005 
    7. Rajeevan Amirtharajah and Anantha P. Chandrakasan "A Micropower Programmable DSP Using Approximate Signal Processing Based on Distributed Arithmetic", IEEE Journal of Solid State Circuits, Vol. 39, No. 2, February 2004 
    8. Li-Hsun Chen, Oscal T.-C. Chen and Ruey- liang Ma "A High-Efficiency Reconfigurable Digital Signal Processor for Multimedia", Circuits and Systems, 2003. ISCAS '03 

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기