본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

DVB-S2 기반에서 다양한 부호화 율을 지원하는 LCPC 복호기
A LDPC Decoder for DVB-S2 Standard Supporting Multiple Code Rates

류혜진    (전북대학교 전자정보공학부   ); 이종열    (전북대학교 전자정보공학부  );
  • 초록

    디지털 비디오 방송표준(DVB-S2)은 순방향 에러 코딩방법으로 BCH와 LDPC을 연결한 시스템을 내부코딩으로 사용한다. DVB-S2에서 LDPC 코드는 11개의 서로 다른 부호화 율을 정의하고 있기 때문에, DVB-S2 LDPC 복호기는 다양한 부호화 율을 지원해야 한다. 11개의 부호화 율 중에서 7가지(3/5, 2/3, 3/4, 4/5, 5/6, 8/9, 9/10)는 균일한 부호화 율이고, 나머지 4가지(1/4, 1/3, 2/5, 1/2)는 비균일 부호화 율이다. 본 논문에서는 균일한 LDPC 코드를 위한 유연한 복호기를 제시한다. 제안된 복호기는 칩의 면적, 메모리의 효율, 처리속도 등에서 많은 장점을 갖는 반 병렬 복호 구조와 변수노드와 체크노드의 내부 연결선을 줄이고 다양한 부호화 율을 지원할 수 있도록 Benes 네트워크를 결합하여 블록크기가 64,800까지 사용가능하도록 설계하였다. 제안하는 복호기는 200MHz에서 193.2MbPs의 처리속도를 갖으며, 면적은 $16.261m^2$ 이고, 전력은 공급전압이 1.5V에서 198mW의 소모를 보인다.


    For forward error correction, DVB-S2, which is the digital video broadcasting forward error coding and modulation standard for satellite television, uses a system based the concatenation of BCH with LDPC inner coding. In DVB-S2 the LDPC codes are defined for 11 different code rates, which means that a DVB-S2 LDPC decoder should support multiple code rates. Seven of the 11 code rates, 3/5, 2/3, 3/4, 4/5, 5/6, 8/9, and 9/10, are regular and the rest four code rates, 1/4, 1/3, 2/5, and 1/2, are irregular. In this paper we propose a flexible decoder for the regular LDPC codes. We combined the partially parallel decoding architecture that has the advantages in the chip size, the memory efficiency, and the processing rate with Benes network to implement a DVB-S2 LDPC decoder that can support multiple code rates with a block size of 64,800 and can configure the interconnection between the variable nodes and the check nodes according to the parity-check matrix. The proposed decoder runs correctly at the frequency of 200MHz enabling 193.2Mbps decoding throughput. The area of the proposed decoder is $16.261m^2$ and the power dissipation is 198mW at a power supply voltage of 1.5V.


  • 주제어

    DVB-S2 .   LDPC .   Partially parallel architecture.  

  • 참고문헌 (9)

    1. D. J. C. Mackay, "Good Error-Correcting Codes Based on Very Sparse Matrices," IEEE Trans. Information Theory, Vol. 45, no. 2, pp. 399-431, Mar. 1999 
    2. F. Kienle, T. Brack and N. When, "A synthesizable IP core for DVB-S2 LDPC code decoding," In Proceedings of Design, Automation and Test in Europe, vol. 3, pp. 100-105, Mar. 2005 
    3. S. H. Kang and I. C. Park, "Loosely coupled Memory-Based Decoding Architecture for Low Density Parity Check Codes," IEEE Transaction on Circuits and System, vol. 53, no. 5, May 2006 
    4. J. Dielissen, A Hekstra and V. Berg, "Low cost LDPC decoder for DVB-S2," IEEE Conference on Design Automation and Test in Europe, vol. 2, pp. 06-10, Mar. 2006 
    5. R. G. Gallager, "Low Density Parity Check Codes," IRE Trans Information Theory, vol. IT-8, no. 1, pp. 21-28, 1962 
    6. F. Kienle, T. Brack and N. When, "A synthesizable IP fore for DVB-S2 LDPC code decoding," IEEE conference on Design Automation and Test in Europe, vol. 3, pp. 100-105, Mar. 2005 
    7. G. Malema and M. Liebelt, "Interconnection Network for Structured Low-Density Parity- Check Decoders," IEEE Asia-Pacific Conference on Communication, pp. 537-540, Oct. 2005 
    8. P. Urard et, al. "A 135Mb/s DVB-S2 compliant codec based on 64,800bits LDPC and BCH codes," IEEE Solid-state Circuits Conference, vol. 1, pp. 446-609, Feb. 2005. 
    9. A. Darabiha, A. C. carusome and F. R. Kshischang, "Multi-Gbit/sec Low Density Parity Check Decoders with Reduced Interconnect Complexity," IEEE International Symposium Circuit and Systems, vol. 5, pp. 5194-5197, May 2005 

 저자의 다른 논문

  • 이종열 (12)

    1. 2004 "레지스터 프로모션을 이용한 내장형 소프트웨어의 성능 향상" 정보처리학회논문지. The KIPS transactions. Part A. Part A a11 (5): 373~382    
    2. 2005 "사용자 기반 상대적 차별화를 위한 계층적 결손 보완 라운드-로빈 스케줄링 알고리즘" 정보과학회논문지. Journal of KIISE. 정보통신 32 (6): 676~686    
    3. 2005 "패킷 스케쥴링을 위한 결손 보완 계층적 라운드로빈 알고리즘" 정보과학회논문지. Journal of KIISE. 정보통신 32 (2): 147~155    
    4. 2008 "DSP용 코드 생성에서 주소 포인터 할당 성능 향상 기법" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. CI, 컴퓨터 45 (1): 37~47    
    5. 2009 "R2SDF FFT의 메모리 감소를 위한 회전인자 인덱스 생성방법" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 46 (5): 32~38    
    6. 2009 "FFT를 위한 효율적인 Signal Reordering Unit 구현" 전기학회논문지 = The Transactions of the Korean Institute of Electrical Engineers 58 (6): 1241~1245    
    7. 2013 "가변형 레지스터를 가지는 저전력 마이크로컨트롤러" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 40 (9): 26~33    
    8. 2013 "임베디드 프로세서를 위한 에뮬레이터 연구" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 40 (9): 42~49    
    9. 2013 "New Approach for Transient Radiation SPICE Model of CMOS Circuit" Journal of electrical engineering & technology 8 (5): 1182~1187    
    10. 2013 "New Encoding Method for Low Power Sequential Access ROMs" Journal of semiconductor technology and science 13 (5): 443~450    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기