본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

1/4-레이트 기법을 이용한 클록 데이터 복원 회로
A Clock and Data Recovery Circuit using Quarter-Rate Technique

정일도   (전북대학교 전자정보공학부UU0001120  ); 정항근   (전북대학교 전자정보공학부UU0001120  );
  • 초록

    본 논문에서는 1/4-레이트 기법을 사용한 클록 데이터 복원회로를 제안하였다. 제안한 클록 데이터 복원회로를 사용함에 따라 VCO의 발진 주파수를 낮추므로 고속 동작에 유리하다. 제안된 클록 데이터 복원회로는 기존 클록 데이터 복원회로 보다 낮은 지터 특성과 넓은 풀인(pull-in) 범위를 갖는다. 제안된 클록 데이터 복원회로는 1/4-레이트 뱅-뱅 형태의 오버샘플링 위상 검출기, 1/4-레이트 주파수 검출기, 2개의 전하펌프 회로와 저역 통과 필터 그리고 링 VCO회로로 구성되어 있다. 제안된 클록 데이터 복원회로는 $0.18{\mu}m$ 1P6M CMOS 공정으로 설계되었고, 칩 면적과 전력 소모는 $1{\times}1mm^2$ , 98 mW 이다.


    This paper presents a clock and data recovery(CDR) using a quarter-rate technique. The proposed CDR helps reduce the VCO frequency and is thus advantageous for high speed application. It can achieve a low jitter operation and extend the pull-in range without a reference clock. The CDR consists of a quarter-rate bang-bang type phase detector(PD) quarter-rate frequency detector(QRFD), two charge pumps circuits(CPs), low pass filter(LPF) and a ring voltage controlled oscillator(VCO). The Proposed CDR has been fabricated in a standard $0.18{\mu}m$ 1P6M CMOS technology. It occupies an active area $1{\times}1mm^2$ and consumes 98 mW from a single 1.8 V supply.


  • 주제어

    Clock and data recovery(CDR) .   phase detector(PD) .   1/4-rate frequency detector(QRFD).  

  • 참고문헌 (4)

    1. B. Razavi, Design of Integrated Circuits for OpticalCommunications,pp.288-332, McGrawHill, 2002 
    2. S.J. Song, S.M. Park, and H.J. YOO, "A 4-Gbps CMOS clock and data recovery circuit using 1/8-rate clock technique." IEEE J. Solid-State Circuits, vol. 38, pp. 1213-1219, July 2003 
    3. J. Savoj and B. Razavi. "A 10-Gbps CDR/DEMUX with LC delay line VCO in 0.18-um CMOS", IEEE J. Solid-State Circuits, vol. 37, pp. 1781-1789, May 2002 
    4. Rong-Jyi Yang, Shang-Ping Chen, Shen-Iuan Liu: "A 3.125-Gbps Clock and Data Recovery Circuit for the 10- Gbase-LX4 Ethernet", IEEE JOURNAL OF SOLID-STATE-CIRCUITS, vol. 39, NO8, AUGUST 2004 

 저자의 다른 논문

  • 정항근 (14)

    1. 1998 "복합주파수 전화기의 번호판 매핑에 의한 문자 변환 시스템 구현" 한국음향학회지= The journal of the acoustical society of Korea 17 (1): 60~65    
    2. 1998 "CPL을 이용한 저전력 격자 웨이브 디지털 필터의 설계" 電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. D d35 (10): 39~50    
    3. 2000 "900 MHz CMOS 저잡음 증폭기의 설계" 韓國電磁波學會論文誌 = The journal of Korean Institute of Electromagnetic Engineering and Science 11 (6): 893~899    
    4. 2000 "51.84Mbps VDSL QAM 수신기를 위한 통과대역 디지털 심볼 클록 복원방식" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 37 (2): 77~84    
    5. 2002 "저전력 8-비트 마이크로콘트롤러의 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 39 (2): 63~71    
    6. 2003 "지연 셀의 부하 저항 선형성을 개선한 차동 링 발진기" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 40 (6): 8~15    
    7. 2004 "Amplifier IC설계 기술" 電子工學會誌 = The journal of Korea Institute of Electronics Engineers 31 (9): 127~137    
    8. 2006 "A 10-GHz CMOS LC VCO with Wide Tuning Range Using Capacitive Degeneration" Journal of semiconductor technology and science 6 (4): 281~285    
    9. 2008 "높은 Q값을 갖는 저전압 능동 CMOS 인덕터" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 45 (2): 125~129    
    10. 2009 "전하 펌프의 전류 부정합 감소를 위한 피드포워드 방식" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SC, 시스템 및 제어 46 (1): 63~67    

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기