본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

Analog Frond-End 내장형 전력선 통신용 CMOS SoC ASIC
Full CMOS PLC SoC ASIC with Integrated AFE

남철    (건국대학교 전자정보통신공학부   ); 부영건    (건국대학교 전자정보통신공학부   ); 박준성    (건국대학교 전자정보통신공학부   ); 허정    (건국대학교 전자정보통신공학부   ); 이강윤    (건국대학교 전자정보통신공학부  );
  • 초록

    본 논문은 전력선 통신용(PLC) SoC ASIC으로 내장된 Analog Front-end(AFE)를 바탕으로 낮은 소비 전력과 저 가격을 달성할 수 있었으며, CMOS공정으로 구현된 AFE와, 1.8V동작의 Core Logic구동용 LDO, ADC, DAC와 IO pad를 구동하기 위한 LDO로 구성되어 있다. AFE는 Pre-amplifier, Programmable gain Amplifier와 10bit ADC의 수신 단으로 구성되며, 송신 단은 10bit differential DAC, Line Driver로 구성되어 있다. 본 ASIC은 0.18 um 1 Poly 5 Metal CMOS로 구현 되었으며, 동작전압은 3.3 V단일 전원만 사용하였고, 이때 소모 전력은 대기 시에 30mA이며, 동작 시 전력은 300mA으로 에코 디자인 요구를 만족하게 하였다. 본 칩의 Chip size는 $3.686\;{\times}\;2.633\;mm^2$ 이다.


    This paper presents the single supply power line communication(PLC) SoC ASIC with built-in analog frond-end circuit. To achieve the low power consumption along with low chip cost, this PLC SoC ASIC employs fully CMOS analog front-end(AFE) and several built-in Regulators(LDOs) powering for Core logic, ADC, DAC and IP Pad driver. The AFE includes RX of pre-amplifier, Programmable gain amplifier and 10 bit ADC and TX of 10bit Digital Analog Converter and Line driver. This PLC Soc was implemented with 0.18um 1 Poly 5 Metal CMOS process. The single power supply of 3.3V is required for the internal LDOs. The total power consumption is below 30mA at standby and 300mA at active which meets the eco-design requirement. The chips size is $3.686\;{\times}\;2.633\;mm^2$ .


  • 주제어

    PLC .   Full-CMOS .   LDO .   Analog front-End(AFE) .   Eco Design.  

  • 참고문헌 (15)

    1. ADCHIPS 32bit EISC Datasheet 
    2. Behazad Razavi, 'Principles of Data conversion system design', IEEE Press, 140-143 
    3. http://www.ds2.es/products/chipset.aspx 
    4. J.Bausch, T.Kistner, M. Babic, and K.Doster,'Characteristics of Indoor Power line channels in the frequency Range 50-500kHz',IEEE Proc. Power Line communications and Its Applications,pp.86-91 Oct. 2006 
    5. F.-N. Pavlidou, A.J. Han Vinck, J. Yazdni, B. Honary: 'Power Line Communications: State of the Art and Future Trends', IEEE Communications Magazine, pp.34―40, April 2003 
    6. 부영건, 김진경, 정지훈, 고동현, 이강윤, 'PLC 시스템을 위한 CMOS Analog Front-End설계', 추계학술대회 2008 
    7. http://www.xeline.com 
    8. http://www.planetsys.co.kr 
    9. Behazad Razavi, 'Design of Analog CMOS Integrated Circuits', McGraw-Hill International Edition, 291 
    10. Y Kim, S.W Lee, S.S Choi, M.Y Oh, H.S Park, 'Requirement of analog front end ASIC for power line communication modem of Korean Industrial standards', ITC-CSS 2008, p1417-1420 
    11. The Energy using Products(EuP) Directive, Version 3 May 2008 
    12. Chester simpson, 'Linear and Switching Voltage Regulator Fundamentals', National semiconductor 
    13. IT800D datasheet available at http://www.yitran.com 
    14. Youngsun Kim,SoonWoo Lee, et al, 'Design of Analog Front End for Power-line communication of Korean standard', IEEE Trans on power delivery, vol.23 No 4. Oct 2008 
    15. H.Farrokhi and R.J.Palmer, 'The Designing of an Indoor Acoustic Ranging System Using the audible Spread Spectrum LFM(CHIRP) Signal', Canadian Conf. of Electrical and Computer Engineering, pp.2131-2134,May 2005 

 저자의 다른 논문

  • Nam, Chul (2)

    1. 2010 "자동 기준전압 생성 피크 검출기를 이용한 13.56 MHz RFID 리더기용 송수신기 설계" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 47 (3): 28~34    
    2. 2011 "24 채널 정전 용량형 터치 검출 ASIC의 구현" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 48 (5): 34~41    
  • 부영건 (3)

  • 박준성 (2)

  • 허정 (34)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 이용한 콘텐츠
이 논문과 함께 출판된 논문 + 더보기