본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

소자 레이아웃이 n-채널 MuGFET의 특성에 미치는 영향
Effects of Device Layout On The Performances of N-channel MuGFET

이승민    (인천대학교 전자공학과   ); 김진영    (인천대학교 전자공학과   ); 유종근    (인천대학교 전자공학과   ); 박종태    (인천대학교 전자공학과  );
  • 초록

    전체 채널 폭은 같지만 핀 수와 핀 폭이 다른 n-채널 MuGFET의 특성을 측정 비교 분석하였다. 사용된 소자는 Pi-gate 구조의 MuGFET이며 핀 수가 16이며 핀 폭이 55nm인 소자와 핀 수가 14이며 핀 폭이 80nm인 2 종류의 소자이다. 측정 소자성능은 문턱전압, 이동도, 문턱전압 roll-off, DIBL, inverse subthreshold slope, PBTI, hot carrier 소자열화 및 드레인 항복전압 이다. 측정 결과 핀 폭이 작으며 핀 수가 많은 소자의 단채널 현상이 우수한 것을 알 수 있었다. PBTI에 의한 소자열화는 핀 수가 많은 소자가 심하며 hot carrier에 의한 소자열화는 비슷한 것을 알 수 있었다. 그리고 드레인 항복 전압은 핀 폭이 작고 핀 수가 많은 소자가 높은 것을 알 수 있었다. 단채널 현상과 소자열화 및 드레인 항복전압 특성을 고려하면 MuGFET소자 설계 시 핀 폭을 작게 핀 수를 많게 하는 것이 바람직하다.


    The device performances of n-channel MuGFET with different fin numbers and fin widths but the total effective channel width is constant have been characterized. Two kinds of Pi-gate devices with fin number=16, fin width=55nm, and fin number=14, fin width=80nm have been used in characterization. The threshold voltage, effective electron mobility, threshold voltage roll-off, inverse subthreshold slope, PBTI, hot carrier degradation, and drain breakdown voltage have been characterized. From the measured results, the short channel effects have been reduced for narrow fin width and large fin numbers. PBTI degradation was more significant in devices with large fin number and narrow fin width but hot carrier degradation was similar for both devices. The drain breakdown voltage was higher for devices with narrow fin width and large fin numbers. With considering the short channel effects and device degradation, the devices with narrow fin width and large fin numbers are desirable in the device layout of MuGFETs.


  • 주제어

    MuGFET .   multi-finger structure .   short channel effects .   device degradation .   breakdown voltage.  

  • 참고문헌 (13)

    1. C.W. Lee, A. Afzalian, I. Ferain, R. Yan, N. Dehdashti, K.Y. Byun, C. Colinge, W. Xiong and J.P. Colinge, Comparison of different surface orientation in narrow fin MuGFETs, Microelectronics Eng. vol. 86, pp.2381-2384. 2009. 
    2. P. Patruno, M. Kostrzewa, K. Landry, W. Xiong, C.R. Cleavelin, C.H. Hsu, M. Ma, J. P. Colinge, "Study of fin profiles and MuGFETs built on SOI wafer with a Nitride-Oxide Buried Layer (NOx-BL) as the buried insulator layer," Proc. of IEEE Int. SOI conf. 2007, pp.51-52 
    3. J. kedzierski, D.M. fried, E.J. Nowak, T. kanarsky, J.H. Rankin, H.Hannafi, et, al, "High performance symmetric-gate and CMO-Scompatible Vt asymmetric-gate FinFET devices," Tech. Dig. of IEDM, pp.437-440, 2001. 
    4. Jong Tae Park, and Jean P. Colinge, "Multiple gate SOI MOSFETs :Device design guidelines," IEEE Trans. Electron Device, vol. 49, no12, pp. 2222-2228, 2002. 
    5. Navab Singh, Kavitha D. Buddharaju, S.K. Manas, A. Agarwal, Subhash C. Rustagi, G.Q. Lo, N. Balasubramanian, and Dim-Lee Kwong, "Si SiGe Nanowire devices by top-down technology and their applications," IEEE Trans. Electron Devices, vol.55, no.11, pp. 3107-3118, 2008. 
    6. S.D. Suk, K.H. Yeo, K.H. Cho, M. Li, Y.Y. Yeoh, S.Y. Lee, S.M. Kim, E.J. Yoon, M.S. Kim, C.W. Oh, S.H. Kim, D.W. Kim, and D. Park, "High-performance twinsilicon nanowire MOSFET (TSNWFET) on bulk Si wafer," IEEE Trans. Nanotechnology, vol.7, no.2, pp.181-184, 2008. 
    7. Jong Tae Park, J.P. Colinge, and C.H. Diaz, "Pi-Gate SOI MOSFET," IEEE Electron Device Lett., vol. 22, no. 8, pp. 405-406, 2001. 
    8. J.P. Colinge, FinFETs and other Multi-gate Transistors, Springer, 2007. 
    9. C.W. Lee, A. Afzalian, R.Yan, N.D. Akhavan, W. Xiong, and J.P. Colinge, "Drain breakdown voltage in MuGFETs: influence of physical parameters, IEEE Trans Electron Devices vol.55, no.12, pp.3503-3506, 2008. 
    10. Y.K. Choi, D.W. Ha, E. Snow, J. Bokor, and T. J. King, "Reliability study of CMOS FinFETs," Tech. Dig. of IEDM 2003, pp.177-180 
    11. T. H. Kim, C.G. Yu, and J.T. Park,"Concurrent NBTI and hot carrier degradation in p-channel MuGFETs,"IEEE Electron Dev. Letters, vol.32, no.3, pp.625-627, 2011. 
    12. S.S. Chung, Y.R. Liu, S.J. Lai, Y.C. Liu, D.F. Chen, H.S. Lim, W.T. Shiau, C.T. Tsai, S.C. Chien, and S.W. Sun, "A new insight into the degradation mechanism of various mobility-enhanced CMOS device with different substrate engineering," Tech. Digest of IEDM 2005, pp.559-562 
    13. S. Maeda, J.A. Choi, J.H. Yang, Y.S. Jin, S.K. Bae, Y.W. Kim, and K.P. Suh, "Negative bias temperature instability in Triple Gate Transistors," in Proc. IEEE Int. Rel. Phys. Sym., 2004, pp.8-12 

 저자의 다른 논문

  • 김진영 (3)

    1. 2010 "고온에서 accumulation-mode Pi-gate p-MOSFET 특성" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 47 (7): 1~7    
    2. 2011 "나노와이어 junctionless 트랜지스터의 문턱전압 및 평탄전압 모델링과 소자설계 가이드라인" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 48 (12): 1~7    
    3. 2011 "Ge mole fraction에 따른 SGOI MOSFET의 아날로그 특성" 電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 48 (5): 12~17    
  • 유종근 (43)

  • 박종태 (58)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기