본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

시간-디지털 변환기의 성능 개선에 대한 연구
A Study on the Performance Improvement of a Time-to-Digital Converter

안태원    (동양미래대학 전기전자통신공학부   ); 이종석    (숭실대학교 정보통신전자공학부   ); 문용    (숭실대학교 정보통신전자공학부  );
  • 초록

    본 논문에서는 시간-디지털 변환기의 성능 개선을 위하여, 높은 해상도의 2단 시간-디지털 변환기(TDC)를 설계하였다. TDC 중간에 2단 버니어 시간 증폭기(2-S VTA)를 사용하여 2단 구조를 갖도록 하였다. 2단 버니어 시간 증폭기는 기존의 시간 증폭기에 비해 이득이 64 이상으로 매우 크기 때문에 전체 2단 TDC의 해상도를 높인다. TDC는 버니어 구조를 사용하였기 때문에 고급 공정에 제한받지 않고, 높은 해상도를 얻을 수 있다. 제안하는 2단 TDC는 $0.18{\mu}m$ CMOS 공정으로 설계하였고, 전원 전압은 1.8V로 모의실험 하였다. 전체 입력 범위는 512ps이고 전체 해상도는 0.125ps이다.


    For the performance improvement of a time-to-digital converter(TDC), a 2-stage high resolution TDC has been designed by using a 2-stage vernier time amplifier(2-S VTA). The two stage vernier time amplifier which has a gain over 64 of the resolution can enhance the resolution of the whole two stage TDC. Because of using a vernier TDC, the structure is not limited to advanced processes for achieving high resolution. The proposed TDC has been designed in a $0.18{\mu}m$ CMOS process and simulated with a 1.8V supply voltage. The entire input range is 512ps, and the full resolution 0.125ps.


  • 주제어

    시간 증폭기 .   버니어 구조 .   높은 해상도.  

  • 참고문헌 (6)

    1. 김용우, 안태원, 문용, "디지털 PLL을 위한 높은 해상도를 갖는 시간-디지털 변환기의 연구," 대한전자공학회 2008년 하계종합학술대회, pp. 587-588 
    2. 안태원, 이종석, 문용, "인버터 체인을 이용한 고속 2단 시간-디지털 변환기," 대한전자공학회 2011년 하계종합학술대회, pp. 1465-1467 
    3. A. M. Abas et al., "Time difference amplifier," Electron. Lett., vol. 38, no. 23, pp. 1437-1438, Nov. 2002 
    4. M. Lee and Asad A. Abidi, "A 9b, 1.25ps Resolution Coarse - Fine Time-to-Digital Converter in 90nm CMOS that Amplifies a Time Residue," IEEE JSSC, vol.43, no.4, pp.168-169, June 2007 
    5. Seon-Kyoo Lee, Young-Hun Seo, Yunjae Suh, Hong-June Park, Jae-Yoon Sim, "A 1GHz ADPLL with a 1.25ps Minimum-Resolution Sub-Exponent TDC in $0.18{\mu}m$ CMOS," IEEE ISSCC, pp.482-483, Feb. 2010 
    6. Kuo-Hsing Cheng, Chang-Chien Hu, Jen-Chieh Liu, Hong-Yi Huang, "A Time-to-Digital Converter Using Multi-Phase-Sampling and Time Amplifier for All Digital Phase-Locked Loop," IEEE DDECS, pp.285-288, Apr. 2010 

 저자의 다른 논문

  • 안태원 (10)

    1. 2010 "저전력 디지털 PLL의 설계에 대한 연구" 電子工學會論文誌. Journal of the institute of electronics engineers of Korea. IE. 산업전자 47 (2): 1~7    
    2. 2013 "주파수 제어에 의한 무선 충전 최적화 기법" Journal of the Institute of Electronics Engineers of Korea = 전자공학회논문지 50 (7): 275~280    
    3. 2014 "강의평가 시스템의 신뢰도 향상 방안 연구" 공학교육연구 = Journal of engineering education research 17 (2): 35~41    
    4. 2014 "실습능력 향상을 위한 전자 설계교육에 대한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 51 (9): 223~228    
    5. 2014 "인체 감지 센서 모듈 및 관리 시스템의 개선 방안" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 51 (10): 223~227    
    6. 2015 "시간-디지털 변환기를 이용한 ADPLL의 잡음 개선에 대한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 52 (2): 195~200    
    7. 2015 "WSN에서 LEACH 프로토콜의 에너지 효율 향상에 관한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 52 (3): 213~220    
    8. 2016 "주파수 변조 기법에 의한 시간격 오차 개선에 대한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 53 (2): 141~146    
    9. 2016 "클러스터 기반 라우팅 프로토콜의 에너지 효율성에 관한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 53 (3): 163~169    
    10. 2017 "충전식 전원 모듈의 성능 개선에 대한 연구" Journal of the Institute of Electronics and Information Engineers = 전자공학회논문지 54 (2): 141~145    
  • Lee, Jongsuk (4)

  • Moon, Yong (19)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • NDSL :
유료다운로드

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기