본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

IEEE design & test of computers v.10 no.1, 1993년, pp.20 - 28  

Generating tests for delay faults in nonscan circuits

Agrawal, P. ; Agrawal, V.D. ; Seth, S.C. ;
  • 초록  

    A delay test method that allows any sequential-circuit test generation program to produce path delay tests for nonscan circuits is presented. Using this method, a given path is tested by augmenting the netlist model of the circuit with a logic block, in which testing for a certain single stuck-at fault is equivalent to testing for a path delay fault. The test sequence for the stuck-at fault performs all the necessary delay fault test functions: initialization, path activation, and fault propagation. Results on benchmarks are presented for nonscan and scan/hold modes of testing.


  • 원문보기

    원문보기
    무료다운로드 유료다운로드
    • 무료 원문 정보가 존재하지 않습니다.

    유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역