본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

Microelectronics journal v.60, 2017년, pp.102 - 108   SCIE
본 등재정보는 저널의 등재정보를 참고하여 보여주는 베타서비스로 정확한 논문의 등재여부는 등재기관에 확인하시기 바랍니다.

A high accuracy CMOS subthreshold voltage reference with offset cancellation and thermal compensation

Liu, L. Song, Y. Mu, J. Guo, W. Zhu, Z. Yang, Y.
  • 초록  

    This paper presents a high accuracy CMOS subthreshold voltage reference without BJTs for the low-supply-voltage and low-power application. The low supply voltage and low power dissipation are achieved, by making MOSFETs work in the subthreshold region. Besides, the offset scaling down (OSD) technique is proposed for the first time to cancel out the reference voltage variation caused by the offset of the clamping OTA. In addition, the pseudo-series-diodes are used with the negative temperature coefficient (TC) impendence for the second-order thermal compensation. Finally, the proposed voltage reference circuit is implemented in a standard 0.13@?m CMOS process, while the active silicon area is about 0.15x0.24mm 2 . At the minimum supply voltage 0.6V, the measured results shows a TC of 12.8ppm/ o C in the range of -25-85 o C, and total power consumption of 373 nW. The line regulation is 0.15mV/V in the supply voltage range of 0.6-1.8V, and the variation of the reference voltage (σ/μ) is 1.28% without trimming and 0.42% after trimming, respectively. The power supply rejection ratio (PSRR) without any filtering capacitor at 1000Hz is -51dB for 0.6V supply and -73.8dB for 1.8V supply, respectively.


  • 주제어

    Subthreshold .   Voltage reference .   Offset cancelling .   Temperature compensation .   CMOS.  

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • 원문이 없습니다.

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기