본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

IEEE transactions on circuits and systems. a publication of the IEEE Circuits and Systems Society. I, Regular papers v.64 no.1, 2017년, pp.50 - 60   SCI SCIE
본 등재정보는 저널의 등재정보를 참고하여 보여주는 베타서비스로 정확한 논문의 등재여부는 등재기관에 확인하시기 바랍니다.

A Two-Step Prediction ADC Architecture for Integrated Low Power Image Sensors

Yu, Hang Tang, Wei Guo, Menghan Chen, Shoushun
  • 초록  

    This paper presents a two-step prediction method for the design of low-power column-parallel analog-to-digital converters (ADC) in CMOS image sensors. The proposed prediction method takes advantage of the spatial likelihood of natural scenes, which shows strong correlations between neighboring pixels in the image. Based on this property, the proposed method predicts the MSBs of the selected pixel using quantization results of the neighboring pixels in the previous row, which enables a significant power reduction of the A/D conversions. The simulation results show that up to 20∼30% power saving can be achieved for most natural scenes. A 384 $\times$ 256-pixel prototype chip was fabricated using a 0.35 $\mu\text{m}$ CMOS technology with a pixel footprint of $15\ \mu\text{m} \times 15\ \mu\text{m}$ . The fill factor is 49%. 10-bit successive approximation register (SAR) ADCs are used in the column-parallel ADC array.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • 원문이 없습니다.

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기