본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

IEEE transactions on electron devices v.64 no.2, 2017년, pp.646 - 648   SCI SCIE
본 등재정보는 저널의 등재정보를 참고하여 보여주는 베타서비스로 정확한 논문의 등재여부는 등재기관에 확인하시기 바랍니다.

Systematic Investigation of Self-Heating Effect on CMOS Logic Transistors From 20 to 5 nm Technology Nodes by Experimental Thermoelectric Measurements and Finite Element Modeling

Liao, M.-H. (Department of Mechanical Engineering, National Taiwan University, Taipei, Taiwan ) ; Hsieh, C.-P. ; Lee, C.-C. ;
  • 초록  

    The characteristics of thermal conductivity ( ${k}$ ) with different operated temperatures ( ${T}$ ), material thicknesses ( ${t}$ ), and impurity concentrations ( ${N}$ ) are studied by thermoelectric measurements and developed simulation model for the study of self-heating effect. With the input of these module-level material properties in our developed finite-element model, the self-heating effect on the CMOS logic transistors from 20- to 5-nm technology nodes are investigated systematically and accurately. The maximum chip temperature in the 14/16-nm technology node Si FinFET device is ~170 °C. On the other hand, the higher operated temperature is also observed in high mobility material devices such as Ge and III-V (InAs) FinFETs due to their poor material properties of ${k}$ -value. It indicates that these high mobility materials are hard to be used in the next generation scaled technology node devices, unless these devices can be operated at the ultralow voltage bias (<0.5 V for InAs and <0.8 V for Ge) from the self-heating effect point of view.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • 원문이 없습니다.

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기