본문 바로가기
HOME> 논문 > 논문 검색상세

논문 상세정보

IEEE transactions on electron devices v.64 no.2, 2017년, pp.593 - 598   SCI SCIE
본 등재정보는 저널의 등재정보를 참고하여 보여주는 베타서비스로 정확한 논문의 등재여부는 등재기관에 확인하시기 바랍니다.

Graphene Base Transistors With Bilayer Tunnel Barriers: Performance Evaluation and Design Guidelines

Venica, Stefano (Dipartimento Politecnico di Ingegneria eArchitettura, University of Udine, Udine, Italy ) ; Driussi, Francesco (School of Information and Communication Technology, KTH Royal Institute of Technology, Kista, Sweden ) ; Vaziri, Sam (Dipartimento Politecnico di Ingegneria eArchitettura, University of Udine, Udine, Italy ) ; Palestri, Pierpaolo (Dipartimento Politecnico di Ingegneria eArchitettura, University of Udine, Udine, Italy ) ; Selmi, Luca ;
  • 초록  

    Graphene-based capacitors and Graphene base transistors (GBTs) featuring innovative engineered tunnel barriers are characterized in DC and the data are thoroughly analyzed by means of an electrical model and a Monte Carlo transport simulator. Following model calibration on experiments, we then propose strategies to improve the DC common-base current gain and the cutoff frequency of GBTs. The DC and RF performance of optimized GBT structures based on realistic technology data are analyzed in detail to highlight advantages and potential limits of this device concept.


 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역

원문보기

무료다운로드
  • 원문이 없습니다.

유료 다운로드의 경우 해당 사이트의 정책에 따라 신규 회원가입, 로그인, 유료 구매 등이 필요할 수 있습니다. 해당 사이트에서 발생하는 귀하의 모든 정보활동은 NDSL의 서비스 정책과 무관합니다.

원문복사신청을 하시면, 일부 해외 인쇄학술지의 경우 외국학술지지원센터(FRIC)에서
무료 원문복사 서비스를 제공합니다.

NDSL에서는 해당 원문을 복사서비스하고 있습니다. 위의 원문복사신청 또는 장바구니 담기를 통하여 원문복사서비스 이용이 가능합니다.

이 논문과 함께 출판된 논문 + 더보기