본문 바로가기
HOME> 저널/프로시딩 > 저널/프로시딩 검색상세

저널/프로시딩 상세정보

권호별목차 / 소장처보기

H : 소장처정보

T : 목차정보

電子工學會論文誌. Journal of the Korean Institute of Telem... 12건

  1. [국내논문]   효율적인 실시간 영상처리용 2-D 컨볼루션 필터 칩  

    은세영 , 선우명
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 1 - 7 , 1997 , 1226-5853 ,

    초록

    This paper proposes a new real-time 2-D convolver filter architecture wihtout using any multiplier. To meet the massive amount of computations for real-time image processing, several commercial 2-D convolver chips have many multipliers occupying large VLSI area. Te proposed architecture using only one shift-and-accumulator can reduce the chip size by more than 70% of commercial 2-D convolver filter chips and can meet the real-time image processing srequirement, i.e., the standard of CCIR601. In addition, the proposed chip can be used for not only 2-D image processing but also 1-D signal processing and has bood scalability for higher speed applications. We have simulated the architecture by using VHDL models and have performed logic synthesis. We used the samsung SOG cell library (KG60K) and verified completely function and timing simulations. The implemented filter chip consists of only 3,893 gates, operates at 125 MHz and can meet the real-time image processing requirement, that is, 720*480 pixels per frame and 30 frames per second (10.4 mpixels/second).

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  2. [국내논문]   이차원 트랙 할당에 의한 FPGA 상세 배선  

    이정주 (삼성전자, 반도체 System LSI 본부, LSI2사업부 MICOM2팀 ) , 임종석 (서강대학교 전자계산학과)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 8 - 18 , 1997 , 1226-5853 ,

    초록

    In FPGAs, we may use the property of the routing architecture for their routing compared to the routing in the conventional layout style. Especially, the Xilinx XC4000 series FPGAs have very special routing architecture in which the routing problem is equivalent to the two dimensional track assignment problem. In this paper, we propose a new FPgA detailed routing method by developing a two dimensional trackassigment heuristic algorithm. The proposed routing mehtod accept a global routing result as an input and obtain a detailed routing such that the number of necessary wire segments in each connection block is minimized. For all benchmark circuits tested, our routing methd complete routing results. The number of used tracks are also similar to the results by thedirect routing methods.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  3. [국내논문]   AB급 CMOS 전류 콘베이어(CCII)에 관한 연구  

    차형우 (청주대학교 전자,정보통신,반도체공학부 ) , 김종필 (청주대학교 전자,정보통신,반도체공학부)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 19 - 26 , 1997 , 1226-5853 ,

    초록

    Novel class AB CMOS second-generation current conveyors (CCII) using 0.6.mu.m n-well CMOS process for high-frequency current-mode signal processing were developed. The CCII for low power operation consists of a class AB push-pull stage for the current input, a complementary source follower for the voltage input, and a cascode current mirror for the current output. In this architecture, the two input stages are coupled by current mirrors to reduce the current input impedance. Measurements of the fabricated CCII show that the current input impedance is 875.ohm. and the bandwidth of flat gain when used as a voltage amplifier extends beyond 4MHz. The power dissipation is 1.25mW and the active chip area is 0.2*0.15[mm $\^$ 2/].

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  4. [국내논문]   부분곱의 재정렬과 4:2 변환기법을 이용한 VLSI 고속 병렬 곱셈기의 새로운 구현 방법  

    이상구 (한남대학교 컴퓨터공학과 ) , 전영숙 (한남대학교 컴퓨터공학과)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 27 - 35 , 1997 , 1226-5853 ,

    초록

    In this paper, we propose a new scheme for the generation of partial products for VLSI fast parallel multiplier. It adopts a new encoding method which halves the number of partial products using 2x2 submultipliers and rearrangement of primitive partial products. The true 4-input CSA can be achieved with appropriate rearrangement of primitive partial products out of 2x2 submultipliers using the newly proposed theorem on binary number system. A 16bit x 16bit multiplier has been desinged using the proposed method and simulated to prove that the method has comparable speed and area compared to booth's encoding method. Much smaller and faster multiplier could be obtained with far optimization. The proposed scheme can be easily extended to multipliers with inputs of higher resolutions.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  5. [국내논문]   Systolic array 구조를 갖는 움직임 추정기 설계  

    정대호 (원광대학교 전자공학과 ) , 최석준 (원광대학교 전자공학과 ) , 김환영 (원광대학교 전자공학과)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 36 - 42 , 1997 , 1226-5853 ,

    초록

    In the whole world, the research about the VLSI implementation of motion estimation algorithm is progressed to actively full (brute force) search algorithm research with the development of systolic array possible to parallel and pipeline processing. But, because of processing time's limit in a field to handle a huge data quantily such as a high definition television, many problems are happened to full search algorithm. In the paper, as a fast processing to using parallel scheme for the serial input image data, motion estimator of systolic array structure verifying that processing time is improved in contrast to the conventional full search algorithm.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  6. [국내논문]   주 시각피질에서의 단순세포 수용영역 형성에 대한 성긴 집단부호 모델을 이용한 얼굴이식  

    김종규 (연암공업전문대 전자공학과 ) , 장주석 (부산대학교 정보통신공학과 ) , 김영일 (경상대학교 전자공학과)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 43 - 50 , 1997 , 1226-5853 ,

    초록

    In this paper, we present a method that can recognize face images by use of a sparse population code that is a learning model about a receptive fields of the simple cells in the primary visual cortex. Twenty front-view facial images form twenty persons were used for the training process, and 200 varied facial images, 20 per person, were used for test. The correct recognition rate was 100% for only the front-view test facial images, which include the images either with spectacles or of various expressions, while it was 90% in average for the total input images that include rotated faces. We analyzed the effect of nonlinear functon that determine the sparseness, and compared recognition rate using the sparese population code with that using eigenvectors (eigenfaces), which is compact code that makes contrast with the sparse population code.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  7. [국내논문]   가중치가 부가된 현들을 이용한 원형부품 중심위치의 강건한 추정  

    성효경 (경북대학교 전자전기공학부 ) , 최흥문 (경북대학교 전자전기공학부)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 51 - 58 , 1997 , 1226-5853 ,

    초록

    In this paper, a technique ot estimate center positions of the circular parts under noisy condition is presented. The circle chords are segmented from the circle with successively varying angle and weighted to reduce the center estimation errors effected by the orientations of the circle chords. The weighting factors for variable length chords are adaptively detemined according to the error contribution of each chord in center estimation. Robust estimation of the center positions of the circular parts are possible even though the edge informations are partially contaminated by the non-uniform lighting or the background textures. Computer simulations for several images which are obtained for same object under real environment y camera, show that the proposed techniqeu yields 1.85 and 2.77 of estimated error-distribution for center position and radius in mean square error, that the proposed has more robust estimation than those of the conventional methods.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  8. [국내논문]   가변적 템플릿 메모리를 갖는 디지털 프로그래머블 CNN 구현에 관한 연구  

    윤유권 (원광대학교 전자공학과 ) , 문성룡 (원광대학교 전자공학과)
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 59 - 66 , 1997 , 1226-5853 ,

    초록

    Neural networks has widely been be used for several practical applications such as speech, image processing, and pattern recognition. Thus, a approach to the voltage-controlled current source in areas of neural networks, the key features of CNN in locally connected only to its netighbors. Because the architecture of the interconnection elements between cells in very simple and space invariant, CNNs are suitable for VLSI implementation. In this paper, processing element of digital programmable CNN with variable template memory was implemented using CMOS circuit. CNN PE circuit was designe dto control gain for obtaining the optimal solutions in the CNN output. Performance of operation for 4*4 CNN circuit applied for fixed template and variable template analyzed with the result of simulation using HSPICE tool. As a result of simulations, the proposed variable template method verified to improve performance of operation in comparison with the fixed template method.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  9. [국내논문]   효율적인 인덱싱 기법을 이용한 3차원 물체 인식:Part I-Bayesian 인덱싱  

    이준호
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 67 - 75 , 1997 , 1226-5853 ,

    초록

    A design for a system to perform rapid recognition of three dimensional objects is presented, focusing on efficient indexing. In order to retrieve the best matched models without exploring all possible object matches, we have employed a bayesian framework. A decision-theoretic measure of the discriminatory power of a feature for a model object is defined in terms of posterior probability. Detectability of a featrue defined as a function of the feature itselt, viewpoint, sensor charcteristics, nd the feature detection algorithm(s) is also considered in the computation of discribminatory power. In order to speed up the indexing or selection of correct objects, we generate and verify the object hypotheses for rfeatures detected in a scene in the order of the discriminatory power of these features for model objects.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  10. [국내논문]   효율적인 인덱싱 기법을 이용한 3차원 물체인식:Part II-물체에 대한 가설의 생성과 검증  

    이준호
    電子工學會論文誌. Journal of the Korean Institute of Telematics and Electronics. C v.34C no.10 ,pp. 76 - 88 , 1997 , 1226-5853 ,

    초록

    Based on the principles described in Part I, we have implemented a working prototype vision system using a feature structure called an LSG (local surface group) for generating object hypotheses. In order to verify an object hypothesis, we estimate the view of the hypothesized model object and render the model object for the computed view. The object hypothesis is then verified by finding additional features in the scene that match those present in the rendered image. Experimental results on synthetic and real range images show the effectiveness of the indexing scheme.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지

논문관련 이미지