본문 바로가기
HOME> 저널/프로시딩 > 저널/프로시딩 검색상세

저널/프로시딩 상세정보

권호별목차 / 소장처보기

H : 소장처정보

T : 목차정보

電子工學會論文誌. Journal of the Institute of Electronics ... 10건

  1. [국내논문]   광통신 모듈용 단일칩 CMOS 트랜시버의 설계   피인용횟수: 2

    채상훈 (호서대학교 전자공학과 ) , 김태련 (호서대학교 전자공학과 ) , 권광호 (한서대학교 전자공학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 1 - 8 , 2004 , 1229-6368 ,

    초록

    STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 설계하였다 설계된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 × 4 ㎟이며, 5 V 전원 공급상태에서 소모전력은 900 ㎽로 예측할 수 있었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  2. [국내논문]   SOI MOSFET의 모든 동작영역을 통합한 해석적 표면전위 모델  

    유윤섭 (한경대학교 정보제어공학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 9 - 15 , 2004 , 1229-6368 ,

    초록

    본 논문에서는 부분공핍(partially-depleted : PD) 영역과 완전공핍(fully-depleted : FD) 영역을 나누는 임계 전면 게이트 전압 V/sub c/의 해석적 표현을 이용해서 PD 영역과 FD 영역의 천이를 정확히 설명하는 해석적 표면전위 모델(analytical surface potential model)을 소개한다. 이 모델은 모든 동작영역(subthreshold에서 strong inversion까지)에서 유효하고 반복 계산 절차 (iteration procedure)인 수치 해석적 방법보다 훨씬 짧은 계산시간이 걸린다. 이 모델에 기초한 charge sheet 모델이 모는 동작영역에 유효한 드레인 전류의 단일 공식을 유도하는데 사용된다. 대부분의 secondary 효과들이 charge sheet 모델에 쉽게 포함되고 그 모델의 결과들은 수치해석 결과와 실험 결과를 비교적 정확히 일치한다. 세 가지의 smoothing 함수가 사용될지 라도 표면전위 미분 값은 연속이다 더욱 중요한 점은 smoothing 함수에 사용된 파라미터들은 공정 파라미터들에 크게 의존하지 않는다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  3. [국내논문]   디지털 홀로그래픽 정보 저장을 위한 새로운 데이터 매트릭스 구조 및 알고리즘 구현  

    최재광 (충북대학교 전기전자 컴퓨터 공학부 ) , 김정회 (충북대학교 전기전자 컴퓨터 공학부 ) , 김남 (충북대학교 전기전자 컴퓨터 공학부)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 17 - 25 , 2004 , 1229-6368 ,

    초록

    디지털 흘로그래픽 정보 저장을 위한 새로운 데이터 매트릭스 구조와 이 구조를 통해 정보 추출할 수 있는 알고리즘을 제안하고 구현하였다 제안된 데이터 매트릭스 구조는 실제 사용자 정보와 기하학적 변형에 따른 raw BER을 줄이기 위한 참조 격자로 이루어져있고, 정보를 추출하는 알고리즘은 찬조격자의 위치를 판별하고 이 정보로부터 실제 사용자 정보를 추출하는 구조로되어 있다. 실험 결과 영상 이동, 회전, 배율변화에 대해 각각 3.09×10-18, 6.14×10-12, 1.2×10-7 의 평균 raw BER을 얻음으로서, 기하학적 변형에 대한 우수한 검출특성을 갖고 있음이 증명되었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  4. [국내논문]   슈도 랜덤 코드와 기하학 코드를 이용한 광학적 Angle Sensor  

    김희성 (한국항공대학교 전자정보통신 컴퓨터공학부 ) , 도규봉 (한국항공대학교 전자정보통신 컴퓨터공학부)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 27 - 32 , 2004 , 1229-6368 ,

    초록

    Absolute optical angle 센서는 디지털 광학 장치의 핵심적인 부분이라고 말할 수 있으며, 이 장치의 목적은 Pseudorandom-code와 Geometry-code를 이 용하여 코드화된 원판(coded disk)의 상대적/절대적 변위 (Relative/Absolute angle position)를 해결하기 위함이다. 이 기술에서 디스크의 각 위치(Angular position)는 먼저 Pseudorandom-code에 의해 "Coarse" angle이 검출되어 결정되어지며, 그런 다음 Geometry-code의 Pixel 계산에 의해서 얻어지는 "Fine" angular position 데이터는, 7㎛의 Line image 센서를 사용 시, 시스템의 0.006°분해능 결과를 구할 수 있다. 제안된 기술은 비접촉 반사 특성, 시스템의 높은 분해능, 상대적으로 간단한 코트 패턴 그리고 센서의 고유한 디지털 성질을 갖는 등 많은 면에서 새로운 방식이다 더 나아가서 시스템은 두 개의 코드화된 원판에 적용하여 얻어진 절대 자의 변형(Absolute angular displacement)을 관찰하는 방식으로 쉽게 토크 센서로 변경할 수 있다. 제안된 센서의 디지털 광전 특성은 토크와 각을 동시에 측정함으로써 자동 차량 시스템에 사용 시 이상적인 시스템을 만든다. 본문에서는 코드화된 원판의 정확한 각 위치(Angular position)를 결정하기 위하여 Pseudo random-code와 Geometry-code를 활용한 기술을 제안하며, 아이디어의 실행 가능성을 구현하는 실험 결과를 제시하였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  5. [국내논문]   측면 연마된 편광유지 광섬유와 폴리머 평면도파로 사이의 소산장 결합을 이용한 열 광학 가변 필터   피인용횟수: 1

    윤대성 (호남대학교 광전자공학과 ) , 김광택 (호남대학교 광전자공학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 33 - 38 , 2004 , 1229-6368 ,

    초록

    측면 연마된 편광 유지 광섬유와 폴리머 평면도파로가 결합된 비대칭 방향성 결합기를 이용하여 가변 광필터를 구현하였다. 소자의 최상부층 위에 형성된 마이크로 스트립 히터에 의하여 유도된 폴리머 평면도파로의 열광학 효과는 결합기의 공진파장을 이동시킨다. 제작된 소자는 720 ㎽의 인가 전력으로 230 ㎚ 이상의 넓은 가변 범위를 보였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  6. [국내논문]   1.5MHz직렬 ATA 물리층 회로 설계  

    박상봉 (세명대학교 정보통신과 ) , 신영호 (㈜애트랩)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 39 - 45 , 2004 , 1229-6368 ,

    초록

    본 논문에서는 직렬 ATA 물리층에 대한 설계 및 칩 제작 후 테스트 결과와 성능 평가를 서술하였다. 직렬 ATA 의 물리층은 +/-250㎷ 의 전압 레벨과 1.5㎓ 속도를 지니는 차등 NRZ 직렬 데이터 스트림을 송신 및 수신하는 회로와 1.5㎓ 송신 PLL 회로, 수신된 1.5Gbps 직렬 데이터 스트림에서 데이터 및 송신 클럭을 복원하는 회로와 SERDES 회로 및 OOB 신호 발생 및 검파 회로 등으로 구성하였다. 설계된 직렬 ATA 물리층은 UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여 칩으로 제작 후 성능을 검증하였다. 특성 검토 결과 대부분 사양을 만족하였고, 데이터 전송 속도 1.5Gbps 사양은 실지 측정치가 1.38Gbps 로 목표 사양에 8% 미달되었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  7. [국내논문]   VLSI 회로 연결선의 동적 전력 소모 계산법  

    박중호 (숭실대학교 컴퓨터학과 ) , 정문성 (숭실대학교 컴퓨터학과 ) , 김승용 (숭실대학교 컴퓨터학과 ) , 김석윤 (숭실대학교 컴퓨터학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 47 - 54 , 2004 , 1229-6368 ,

    초록

    현재까지 연결선을 타이밍(timing) 관점에서 해석하려는 시도들은 많았지만, 전력 소모의 관점에서 해석하려는 시도는 많지 않았다. 그러나 지금은 연결선의 저항 성분과 신호의 상승 시간이 점차 증가하는 추세에 따라 회로 연결선에서의 전력 소모가 증가하고 있는 시점이다. 특히, 클럭 신호선의 경우 칩 전체 전력 소모 중 30% 이상을 차지하고 있다. 따라서 회로 연결선에서의 전력 소모를 효과적으로 계산하는 방법이 필요하며, 본 논문에서는 회로 연결선의 동적 전력 소모를 계산하는 간단하면서도 정확한 방법을 제시하고자 한다. 사이즈가 큰 연결선의 동적 전력 소모를 계산하기 위한 축소 모형을 제안하고, 이 축소모형을 구성하는 방법을 제시한다. 제안한 축소 모형의 해석을 통해 연결선 전체의 동적 전력 소모를 근사할 수 있음을 보이고, 이를 간단히 계산하는 방법을 제안 하고자 한다. 노드 수 100∼1000개까지 RC 회로에 대해 제안한 방법을 적용한 결과 연결선의 전력 소모는 HSPICE에 비해 1.86%의 평균 상대 오차 및 9.82%의 최대 상대 오차를 보였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  8. [국내논문]   RTL 회로의 데이터패스를 위한 비주사 DFT 기법  

    장훈 (숭실대학교 컴퓨터학부 ) , 양선웅 (숭실대 컴퓨터학과 ) , 박재흥 (숭실대 컴퓨터학과 ) , 김문준 (숭실대 컴퓨터학과 ) , 심재헌 (숭실대 컴퓨터학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 55 - 65 , 2004 , 1229-6368 ,

    초록

    본 논문에서는 레지스터 전송 수준의 데이터패스를 위한 효율적인 비주사 DFT 기법을 제안하였다. 데이터패스를 위해 제안된 비주사 DFT 기법은 레지스터 전송 수준(RTL : register transfer level) 회로에 대한 계층적 테스트 용이도(hierarchical testability) 분석을 통해 테스트 용이도를 향상시킴으로써 최소의 하드웨어 오버헤드를 가지고 데이터패스 버스 폭의 변화와 관계없이 항상 높은 고장 효율과 빠른 테스트 패턴 생성 시간을 보장한다. 실험 결과를 통하여 제안된 기법이 주사 기법보다 테스트 패턴 생성 시간, 테스트 패턴 적용 시간, 면적 오버헤드 면에서 우수함을 확인하였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  9. [국내논문]   RLC 연결선의 버퍼 삽입 방법  

    김보겸 (숭실대학교 컴퓨터학과 ) , 김승용 (숭실대학교 컴퓨터학과 ) , 김석윤 (숭실대학교 컴퓨터학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 67 - 75 , 2004 , 1229-6368 ,

    초록

    본 논문은 인덕턴스 성분을 포함한 단일 도선 및 트리 구조 RLC 연결선의 버퍼 삽입 방법을 제시한다. 이를 위해 먼저 CMOS 버퍼가 구동하는 단일 RLC 도선에 대한 시간 지연의 대수식을 제시한다. 이 수식은 현재의 서브마이크로미터 공정을 위한 n-th power law 기반에서 유도되었으며, 다양한 RLC 부하를 가지고 실험해 본 결과, 실제 SPICE 시뮬레이션 결과에 비해 최대 9% 오차를 갖는 것으로 나타났다. 본 논문은 이 지연 시간 수식을 바탕으로 단일 도선 RLC 연결선을 여러 개로 나누는 버퍼 삽입에 관한 수식과 RLC 트리 연결선의 시간 지연을 최적화하기 위해 삽입될 버퍼의 사이즈를 결정하는 알고리듬을 제시한다. 제시된 버퍼 삽입 알고리듬은 0.25㎛ CMOS 공정의 트리 연결선에 적용하였으며, HSPICE 결과를 이용하여 정확도를 검증하였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  10. [국내논문]   RLC 연결선에서 최대 누화 잡음 예측을 위한 해석적 연구   피인용횟수: 1

    김애희 (숭실대학교 대학원 컴퓨터학과 ) , 김승용 (숭실대학교 대학원 컴퓨터학과 ) , 김석윤 (숭실대학교 대학원 컴퓨터학과)
    電子工學會論文誌. Journal of the Institute of Electronics Engineers of Korea. SD, 반도체 v.41 no.2 = no.320 ,pp. 77 - 83 , 2004 , 1229-6368 ,

    초록

    on-chip 상에서 발생하는 누화 잡음은 신호의 충실성을 위협하는 매우 중요한 요소이다. 따라서 본 논문에서는 최대 누화잡음의 크기를 예측하는 해석적인 방법을 제안한다. 정확한 잡음 수치를 예측하기 위해 연결선의 인덕턴스 성분을 고려하였고, 임의의 램프입력을 사용하였다. 또한 복잡한 누화 잡음 모형에서 최대 누화 잡음을 해석적으로 간단히 구하기 위해 가상의 소스 개념을 도입하였다. 된 연구에서 제안한 방법은 HSPICE 시뮬레이션 결과와 비교하여 최대 상대오차 4.3% 이내의 정확도를 보였다. 따라서 본 연구는 신호 충실성 보장을 위한 다양한 설계 보조 도구 개발에 활용될 수 있을 것으로 본다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지

논문관련 이미지