본문 바로가기
HOME> 저널/프로시딩 > 저널/프로시딩 검색상세

저널/프로시딩 상세정보

권호별목차 / 소장처보기

H : 소장처정보

T : 목차정보

마이크로전자 및 패키징 학회지 = Journal of the Microelectronics... 12건

  1. [국내논문]   전자패키지 신뢰성 평가기술의 개요   피인용횟수: 4

    타나카 히로카즈 (호서대학교 융합기술연구소) , 김근수
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 1 - 7 , 2012 , 1226-9360 ,

    초록

    Reliability technology has been expected to grow rapidly for new types of electronic equipments. We have selected several reliability issues in electronic package to be reviewed. This paper will provide a view of the current state of technological progress in reliability of electronic package in Japan, and will discuss future prospects for the technology.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  2. [국내논문]   고방열 절연시트의 기술개발 동향  

    유명재 , 박성대 , 임호선 , 이우성
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 9 - 16 , 2012 , 1226-9360 ,

    초록

    Currently due to increasing integration of various electronic devices and need of multi-functions, more and more heat is produced and for electronic devices to achieve maximum performance with optimum life time, heat dissipation is critical. A solution to such problems is use of high heat dissipative insulating sheet. In this paper status of current products are introduced and several technology aspects to meet the demand of increased heat dissipation needs is introduced.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  3. [국내논문]   150℃이하 저온에서의 미세 접합 기술   피인용횟수: 1

    김선철 (한양대학교 신소재공학과 ) , 김영호 (한양대학교 신소재공학과)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 17 - 24 , 2012 , 1226-9360 ,

    초록

    Recently, flip chip interconnection has been increasingly used in microelectronic assemblies. The common Flip chip interconnection is formed by reflow of the solder bumps. Lead-Tin solders and Tin-based solders are most widely used for the solder bump materials. However, the flip chip interconnection using these solder materials cannot be applied to temperature-sensitive components since solder reflow is performed at relatively high temperature. Therefore the development of low temperature bonding technologies is required in these applications. A few bonding techniques at low temperature of $150^{\circ}C$ or below have been reported. They include the reflow soldering using low melting point solder bumps, the transient liquid phase bonding by inter-diffusion between two solders, and the bonding using low temperature curable adhesive. This paper reviews various low temperature bonding methods.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  4. [국내논문]   인공위성용 3차원 메모리 패키징 기술  

    임재성 (하나마이크론(주) 연구소 ) , 김진호 (하나마이크론(주) 연구소 ) , 김현주 (하나마이크론(주) 연구소 ) , 정진욱 (하나마이크론(주) 연구소 ) , 이혁 (하나마이크론(주) 연구소 ) , 박미영 (KAIST 인공위성연구센터 ) , 채장수 (KAIST 인공위성연구센터)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 25 - 32 , 2012 , 1226-9360 ,

    초록

    Package for artificial satellite is to produce mass production for high package with reliability certification as well as develop SDRAM (synchronous dynamic RAM) module which has such as miniaturization, mass storage, and high reliability in space environment. It requires sophisticated technology with chip stacking or package stacking in order to increase up to 4Gbits or more for mass storage with space technology. To make it better, we should secure suitable processes by doing design, manufacture, and debugging. Pin type PCB substrate was then applied to QFP-Pin type 3D memory package fabrication. These results show that the 3D memory package for artificial satellite scheme is a promising candidate for the realization of our own domestic technologies.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  5. [국내논문]   n형 Bi-Te와 p형 Sb-Te 증착박막으로 구성된 in-plane 열전센서의 형성공정 및 감지특성  

    배재만 (홍익대학교 공과대학 신소재공학과 ) , 김민영 (홍익대학교 공과대학 신소재공학과 ) , 오태성 (홍익대학교 공과대학 신소재공학과)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 33 - 38 , 2012 , 1226-9360 ,

    초록

    유리기판에 n형 Bi-Te 열전박막과 p형 Sb-Te 열전박막을 진공증착하여 in-plane 열전센서를 형성한 후, 열전센서의 감지특성을 분석하였다. 열전센서를 구성하는데 사용한 n형 Bi-Te 증착박막은 -165 ${\mu}V$ /K의 Seebeck 계수와 $80{\times}10^{-4}W/K^2-m$ 의 출력인자를 나타내었으며, p형 Sb-Te 증착박막은 142 ${\mu}V$ /K의 Seebeck 계수와 $51.7{\times}10^{-4}W/K^2-m$ 의 출력인자를 나타내었다. 이와 같은 n형 Bi-Te 및 p형 Sb-Te 박막 15쌍으로 구성된 열전센서는 2.8 mV/K의 감지도를 나타내었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  6. [국내논문]   Cu-Cu 패턴 직접접합을 위한 습식 용액에 따른 Cu 표면 식각 특성 평가   피인용횟수: 3

    박종명 (안동대학교 신소재공학부 청정에너지소재기술연구센터 ) , 김영래 (서울과학기술대학교 기계설계자동화공학부 및 서울테크노파크 ) , 김성동 (서울과학기술대학교 기계설계자동화공학부 및 서울테크노파크 ) , 김재원 (한국기계연구원 나노융합기계연구본부 ) , 박영배 (안동대학교 신소재공학부 청정에너지소재기술연구센터)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 39 - 45 , 2012 , 1226-9360 ,

    초록

    Cu-Cu 패턴의 직접접합 공정을 위하여 Buffered Oxide Etch(BOE) 및 Hydrofluoric acid(HF)의 습식 조건에 따른 Cu와 $SiO_2$ 의 식각 특성에 대한 평가를 수행하였다. 접촉식 3차원측정기(3D-Profiler)를 이용하여 Cu와 $SiO_2$ 의 단차 및 Chemical Mechanical Polishing(CMP)에 의한 Cu의 dishing된 정도를 분석 하였다. 실험 결과 BOE 및 HF 습식 식각 시간이 증가함에 따라 단차가 증가 하였고, BOE가 HF보다 더 식각 속도가 빠른 것을 확인하였다. BOE 및 HF 습식 식각 후 Cu의 dishing도 식각시간 증가에 따라 감소하였다. 식각 후 산화막 유무를 알아보기 위해 Cu표면을 X-선 광전자 분광법(X-ray Photoelectron Spectroscopy, XPS)를 이용하여 분석 한 결과 HF습식 식각 후 BOE습식 식각보다 Cu표면산화막이 상대적으로 더 얇아 진 것을 확인하였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  7. [국내논문]   OSP 표면처리의 열적 열화에 따른 Cu/SnAgCu 접합부의 접합강도  

    홍원식 (전자부품연구원 부품소재물리연구센터 ) , 정재성 (전자부품연구원 부품소재물리연구센터 ) , 오철민 (전자부품연구원 부품소재물리연구센터)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 47 - 53 , 2012 , 1226-9360 ,

    초록

    무연 리플로우 공정 횟수에 따른 organic solderability preservative(OSP) 표면처리 두께변화 및 열화현상을 분석하였다. 무연솔더 접합부의 접합강도에 미치는 OSP 표면처리의 열화특성을 SnPb 표면처리 경우와 비교하여 조사하였다. 또한 리플로우 pass에 따른 무연솔더 접합강도 열화분석을 위해 OSP 및 SnPb 표면처리된 FR-4 재질 PCB를 각각 1-6회 리플로우 처리하였다. 이후 각 리플로우를 거친 PCB 위에 2012 칩 저항기를 실장한 후 접합강도 변화를 측정하였다. 그 결과, 리플로우 공정 중 열 노출에 의해 OSP 코팅두께가 감소되는 것이 관찰되었고, 코팅두께의 변화 및 OSP 코팅 층의 산화를 유발함으로써, 솔더의 젖음성이 감소될 수 있음을 확인할 수 있었다. OSP 열화에 따른 솔더 접합강도는 SnPb 표리처리시 평균 62.2 N 이였으며, OSP의 경우는 약 58.1 N 이였다. 리플로우 공정 노출에 따라 OSP 코팅 층은 열분해 되지만, 솔더 접합부의 접합강도 측면에서는 산업적으로 적용 가능성을 확인할 수 있었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  8. [국내논문]   4점굽힘시험법을 이용한 함몰전극형 Si 태양전지의 무전해 Ni-P 전극 계면 접착력 평가   피인용횟수: 1

    김정규 (안동대학교 신소재공학부 청정에너지소재기술연구센터 ) , 이은경 (한국기계연구원 부설 재료연구소 융합공정연구본부 ) , 김미성 (한국기계연구원 부설 재료연구소 융합공정연구본부 ) , 임재홍 (한국기계연구원 부설 재료연구소 융합공정연구본부 ) , 이규환 (한국기계연구원 부설 재료연구소 융합공정연구본부 ) , 박영배 (안동대학교 신소재공학부 청정에너지소재기술연구센터)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 55 - 60 , 2012 , 1226-9360 ,

    초록

    고효율, 저가격의 태양전지를 위해 습식공정 중 하나인 Ni-P 무전해 도금을 이용한 실리콘 태양전지 웨이퍼를 열처리에 따른 4점굽힘시험을 통해 정량적인 계면 접착에너지를 평가하였다. 실험 결과 실리콘 태양전지 웨이퍼와 Ni-P 박막 사이의 계면접착에너지는 $14.83{\pm}0.76J/m^2$ 이며, 후속 열처리에 따른 실리콘 태양전지 웨이퍼와 Ni-P 무전해 도금은 $300^{\circ}C$ 처리 시 $12.33{\pm}1.16J/m^2$ , $600^{\circ}C$ 처리 시 $10.83{\pm}0.42J/m^2$ 로써 전반적으로 높은 계면접착에너지를 가지나 열처리 온도가 증가할수록 계면접착에너지가 서서히 감소하였다. 4점굽힘시험 후 박리된 파면의 미세구조를 관찰 및 분석하여 내부의 파괴경로를 확인하였으며, X-선 광전자 분광법을 통하여 표면화학 결합상태를 분석한 결과 열처리 시 Ni-O와 Si-O 형태의 결합이 존재하여 약한 계면을 형성하기 때문인 것으로 판단된다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  9. [국내논문]   텅스텐 화학적-기계적 연마 공정에서 부식방지막이 증착된 금속 컨디셔너 표면의 전기화학적 특성평가   피인용횟수: 1

    조병준 (한양대학교 바이오나노학과 ) , 권태영 (한양대학교 재료공학과 ) , 김혁민 (한양대학교 바이오나노학과 ) , (한양대학교 재료공학과 ) , 박문석 (신한다이아몬드 ) , 박진구 (한양대학교 바이오나노학과)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 61 - 66 , 2012 , 1226-9360 ,

    초록

    반도체 산업에서 회로의 고집적화와 다층구조를 형성하기 위해 화학적-기계적 연마(CMP: Chemical-Mechanical Planarization) 공정이 도입되었으며 반도체 패턴의 미세화와 다층화에 따라 화학적-기계적 연마 공정의 중요성은 더욱 강조되고 있다. 화학적-기계적 연마공정이란 화학적 반응과 기계적 힘을 동시에 이용하여 표면을 평탄화하는 공정으로, 화학적-기계적 연마 공정은 압력, 속도 등의 공정조건과, 화학적 반응을 유도하는 슬러리(Slurry), 기계적 힘을 위한 패드 등에 의해 복합적으로 영향을 받는다. 패드 컨디셔닝이란 컨디셔너가 화학적-기계적 연마 공정 중에 지속적으로 패드 표면을 연마하여 패드의 손상된 부분을 제거하고 새로운 표면을 노출시켜 패드의 상태를 일정하게 유지시키는 것을 말한다. 한편, 금속박막의 화학적-기계적 연마 공정에 사용되는 슬러리는 금속박막과 산화반응을 하기 위하여 산화제를 포함하는데, 산화제는 금속 컨디셔너 표면을 산화시켜 부식을 야기한다. 컨디셔너의 표면부식은 반도체 수율에 직접적인 영향을 줄 수 있는 스크래치(Scratch) 등을 발생시킬 뿐만 아니라, 컨디셔너의 수명도 저하시키게 되므로 이를 방지하기 위한 노력이 매우 중요하다. 본 연구에서는 컨디셔너 표면에 슬러리와 컨디셔너 표면 간에 일어나는 표면부식을 방지하기 위하여 유기박막을 표면에 증착하여 부식을 방지하고자 하였다. 컨디셔너 제작에 사용되는 금속인 니켈과 니켈 합금을 기판으로 하고, 증착된 유기박막으로는 자기조립단분자막(SAM: Self-Assembled Monolayer)과 불화탄소(FC: FluoroCarbon) 박막을 증착하였다. 자기조립단분자막은 2가지 전구체(Perfluoroctyltrichloro silane(FOTS), Dodecanethiol(DT))를 사용하여 기상 자기조립 단분자막 증착(Vapor SAM) 방법으로 증착하였고, 불화탄소막은 10 nm, 50 nm, 100 nm 두께로 PE-CVD(Plasma Enhanced-Chemical Vapor Deposition, SRN-504, Sorona, Korea) 방법으로 증착하여 표면의 부식특성을 평가하였다. 표면 부식 특성은 동전위분극법(Potentiodynamic Polarization)과 전기화학적 임피던스 측정법(Electrochemical Impedance Spectroscopy(EIS)) 등의 전기화학 분석법을 사용하여 평가되었다. 또한 측정된 임피던스 데이터를 전기적 등가회로(Electrical Equivalent Circuit) 모델에 적용하여 부식 방지 효율을 계산하였다. 동전위분극법과 EIS의 결과 분석으로부터 유기박막이 증착된 표면의 부식전류밀도가 감소하고, 임피던스가 증가하는 것을 확인하였다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지
  10. [국내논문]   B2it 플래시 메모리 카드용 기판의 Ag 범프/Cu 랜드 접합 계면반응  

    홍원식 (전자부품연구원 부품소재물리연구센터 ) , 차상석 ((주)심텍 R&D 그룹)
    마이크로전자 및 패키징 학회지 = Journal of the Microelectronics and Packaging Society v.19 no.1 ,pp. 67 - 73 , 2012 , 1226-9360 ,

    초록

    본 연구는 고밀도 미세회로 형성 및 원가절감에 유리한 페이스트의 인쇄/건조, 프리프레그 관통 및 적층 공법을 이용한 $B^2it$ 공법을 이용하여 FMC 기판을 제조한 후 열적 스트레스에 대한 범프의 계면반응 연구를 수행하였다. 열적 스트레스에 대한 Ag 범프의 접합 신뢰성을 조사하기 위해 열충격시험, 열응력시험을 수행한 후 전기적 특성 및 단면분석을 통해 균열발생 여부를 조사하였다. 또한 Ag 범프와 Cu 랜드의 접합계면에 대한 계면반응 특성을 분석하기 위해 주사전자현미경(SEM), 에너지분산스펙트럼(EDS) 및 FIB분석을 수행하여 계면에서 발생되는 확산반응을 분석하였다. 이러한 결과를 바탕으로 열적 스트레스에 대한 Ag 페이스트 범프/Cu 랜드 접합계면에서 계면반응에 의해 형성된 Ag-Cu 합금층을 확인할 수 있었다. 이러한 합금층은 Cu ${\rightarrow}$ Ag 보다, Ag ${\rightarrow}$ Cu 로의 확산속도가 빠르기 때문에, Cu층에서의 (Ag, Cu) 합금층이 보다 많이 관찰되었으며, 합금층이 Ag범프의 계면 접합력 향상에 기여하는 것을 알 수 있었다.

    원문보기

    원문보기
    무료다운로드 유료다운로드

    회원님의 원문열람 권한에 따라 열람이 불가능 할 수 있으며 권한이 없는 경우 해당 사이트의 정책에 따라 회원가입 및 유료구매가 필요할 수 있습니다.이동하는 사이트에서의 모든 정보이용은 NDSL과 무관합니다.

    NDSL에서는 해당 원문을 복사서비스하고 있습니다. 아래의 원문복사신청 또는 장바구니담기를 통하여 원문복사서비스 이용이 가능합니다.

    이미지

    Fig. 1 이미지

논문관련 이미지