본문 바로가기
HOME> 보고서 > 보고서 검색상세

보고서 상세정보

3D 모듈 패키징을 위한 공정 및 신뢰성 기술에 관한 연구
A Study on Process and Reliability Technologies for 3D Module Packaging

  • 과제명

    3D 모듈 패키징을 위한 공정 및 신뢰성 기술에 관한 연구

  • 주관연구기관

    성균관대학교
    SungKyunKwan University

  • 연구책임자

    정승부

  • 보고서유형

    최종보고서

  • 발행국가

    대한민국

  • 언어

    한국어

  • 발행년월

    2010-08

  • 과제시작년도

    2009

  • 주관부처

    교육과학기술부

  • 사업 관리 기관

    한국연구재단

  • 등록번호

    TRKO201000014331

  • 과제고유번호

    1345099905

  • 키워드

    고밀도 3차원 패키징,RF 모듈 패키징,플립칩,전도성 접착제,전해도금,초음파 접합,유한요소해석,고 신뢰성High-density 3D packaging,RF module packaging,S-parameter,Flip chip,Conductive adhesive,Cu electroplating,Ultrasonic bonding,Finite element analysis,High reliability

  • DB 구축일자

    2013-04-18

  • 초록 


    Semiconductor packaging technology has rapidly developed from existing 2-D packaging to 3-D stacked packaging for optimizing the ...

    Semiconductor packaging technology has rapidly developed from existing 2-D packaging to 3-D stacked packaging for optimizing the efficiency by reducing the circuit length. Although the function of chips get more complex and multi-functional, 3-D stacked electronic devices have been rapidly progressed to develop the high density and speed system. Therefore we aimed to develop the process and reliability technologies for 3-D module packaging using TSV(Through Si Via) technology, and we studied on the technology evaluation of Cu via filling, reliability of Cu filled via, electrical characteristics, room temperature bonding method, fine pitch bonding method using ACF/NCF for bonding condition optimization, FEM analysis, development of bonding materials, standardization of reliability, construction of D/B, formation of Sn bump for 3-D stacking, etc.


    급속히 발달하는 반도체 패키징 기술은 종래의 평면적인 2차원 실장으로부터 부품간의 배선길이를 단축해 실장부품의 면적효율을 극대화하는 3차원 적층 (3D stacked) 실장으로 발전하였다. 3차원 적층형 전자 회로장치는 칩 기능이 ...

    급속히 발달하는 반도체 패키징 기술은 종래의 평면적인 2차원 실장으로부터 부품간의 배선길이를 단축해 실장부품의 면적효율을 극대화하는 3차원 적층 (3D stacked) 실장으로 발전하였다. 3차원 적층형 전자 회로장치는 칩 기능이 다양하고 복잡해짐에도 불구하고 더욱 빠르고 값싼 고밀도 시스템을 개발하는 쪽으로 기술이 진화하고 있다. 따라서 본 과제에서는 3D 모듈 패키지의 공정 및 신뢰성 기술 개발을 목표로 TSV 기술을 이용한 3차원 적층 공정 전반에 대한 연구를 수행하였으며, 비아홀의 Cu 충진기술 및 충전된 비아 홀의 신뢰성 평가, 전기적 특성 평가 기술의 확립, 3-D 패키지 모듈 개발을 위한 상온 미세 접합법에 대한 연구 및 ACF/NCF 등을 이용한 환경 미세 접합공정의 최적화와 해석기술 개발과 미세접합용 재료개발 및 신뢰성평가 규격화를 위한 데이터베이스 구축을 통해 친환경 실장접합기술의 기반기술 확보 및 신뢰성 확보, 3차원 적층을 위한 Si-wafer Sn 범프 형성에 관해 집중적으로 연구하였다


  • 목차(Contents) 

    1. 중견연구자지원사업(핵심연구) 최종보고서(평가용) ...1
    2. 목차 ...2
    3. I. 연구계획 요약문 ...3
    4. 1. 국문요약문 ...3
    5. II. 연구결과 요약문 ...4
    6. 1. 국문요약문 ...4
    7. 2. 영문요약문 ...5
    8. III. 연구내용 및 결과 ...6...
    1. 중견연구자지원사업(핵심연구) 최종보고서(평가용) ...1
    2. 목차 ...2
    3. I. 연구계획 요약문 ...3
    4. 1. 국문요약문 ...3
    5. II. 연구결과 요약문 ...4
    6. 1. 국문요약문 ...4
    7. 2. 영문요약문 ...5
    8. III. 연구내용 및 결과 ...6
    9. 1. 연구개발과제의 개요 ...6
    10. 2. 국내외 기술개발 현황 ...11
    11. 3. 연구수행 내용 및 결과 ...15
    12. 4. 목표달성도 및 관련분야에의 기여도 ...83
    13. 5. 연구결과의 활용계획 ...87
    14. 6. 연구과정에서 수집한 해외과학기술정보 ...90
    15. 7. 주관연구책임자(공동연구원) 대표적 연구실적 ...91
    16. 8. 참고문헌 ...92
    17. 9. 연구성과 ...96
    18. 10. 기타사항 ...99
  • 참고문헌

    1. 전체(0)
    2. 논문(0)
    3. 특허(0)
    4. 보고서(0)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역