본문 바로가기
HOME> 보고서 > 보고서 검색상세

보고서 상세정보

PDP용 Dithering Asic Chip개발
The Development of the Dithering Asic chip for PDP

  • 사업명

    정보통신산업기술개발(기금)

  • 과제명

    PDP용 Dithering Asic Chip 개발

  • 주관연구기관

    (주)오르콤

  • 연구책임자

    조영한

  • 참여연구자

    곽상신   이성기   김영희  

  • 보고서유형

    최종보고서

  • 발행국가

    대한민국

  • 언어

    한국어

  • 발행년월

    2004-04

  • 과제시작년도

    2003

  • 주관부처

    정보통신부

  • 사업 관리 기관

    정보통신연구진흥원
    Institute for Information Technology Advancement

  • 등록번호

    TRKO201000016652

  • 과제고유번호

    1440001283

  • DB 구축일자

    2013-04-18

  • 초록 


    가. HDL coding
    나. R&D for the algorithm for competent function of dithering
    다. Simulation technique for dithering
    라. Logi...

    가. HDL coding
    나. R&D for the algorithm for competent function of dithering
    다. Simulation technique for dithering
    라. Logic timing analysis
    마. On-board test & debug


    3.1. HDL coding기술
    3.2. 적절한 dither 기능수행 Algorithm개발
    3.3. dither기능 수행 simulation기술
    3.4. Logic tim ing Analysis기술
    3.5. O...

    3.1. HDL coding기술
    3.2. 적절한 dither 기능수행 Algorithm개발
    3.3. dither기능 수행 simulation기술
    3.4. Logic tim ing Analysis기술
    3.5. On-Board test&debug기술


  • 목차(Contents) 

    1. 표지 ...1
    2. 제출문 ...3
    3. 요약문 ...4
    4. SUMMARY ...7
    5. CONTENTS ...10
    6. 목차 ...12
    7. 제1장 서론 ...14
    8. 제1절 디더링 기술 개발의 개요 ...14
    9. 1. 기술 개발의 개요 ...14
    10. 2. 기...
    1. 표지 ...1
    2. 제출문 ...3
    3. 요약문 ...4
    4. SUMMARY ...7
    5. CONTENTS ...10
    6. 목차 ...12
    7. 제1장 서론 ...14
    8. 제1절 디더링 기술 개발의 개요 ...14
    9. 1. 기술 개발의 개요 ...14
    10. 2. 기술 개발의 배경 ...17
    11. 가. 기술적인 측면 ...17
    12. 나. 기업적인 측면...18
    13. 3. 최근 연구동향 ...19
    14. 가. 국내 ...19
    15. (1) LG전자 ...20
    16. (가) 분석 결과 ...21
    17. (2) SDI ...21
    18. (가) 분석결과 ...23
    19. 나. 국외 ...23
    20. (1) NEC ...23
    21. (가) 분석 결과 ...23
    22. 제2절 연구 개발의 목적 및 개발 효과 ...24
    23. 1. 연구 개발의 목적 ...24
    24. 2. 시장성 및 개발의 파급효과 ...25
    25. 제2장 연구 개발 목표 및 방법론 ...27
    26. 제1절 연구 개발 일정 ...27
    27. 제2절 연구 개발 개요 및 방법론 ...27
    28. 1. 과제목표의 개요 ...27
    29. 2. 기술의 특성 ...28
    30. 3. 세부 개발 방법론 ...28
    31. 제3장 연구 개발 내용 ...30
    32. 제1절 하드웨어 : FPGA 칩셋 보드 ...30
    33. 1. VIDEO 보드 실장 테스트 ...30
    34. 2. 회로도 ...32
    35. 3. 디더링 FPGA 칩셋 보드 적용 화질비교 ...33
    36. 제4장 디더링 개발 Logic ...35
    37. 제1절 LVDS DECODING BLOCK ...35
    38. 제2절 DITHERING BLOCK ...35
    39. 제3절 LVDS ENCODING BLOCK ...37
    40. 제4절 보드 출력 구성 ...37
    41. 제5절 보드 실장 방법 ...37
    42. 제6절 평가 항목 ...38
    43. 제5장 디더링 S/W ...39
    44. 제6장 디더링 ASIC Chip Set ...132
    45. 제1절 하드웨어 : ASIC Chip Set 및 Board ...132
    46. 제2절 디더링 ASIC 칩셋 보드 적용 화질 비교 ...133
    47. 제7장 결론 ...135
    48. 제1절 기대 효과 ...135
    49. 제2절 건의 사항 ...136
  • 참고문헌

    1. 전체(0)
    2. 논문(0)
    3. 특허(0)
    4. 보고서(0)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역