본문 바로가기
HOME> 보고서 > 보고서 검색상세

보고서 상세정보

4K UHD 방송용 16채널 멀티뷰어, H/W 인코더 및 트랜스코더 시스템 기술 개발
Development of 16-channel Multi-viewer, H/W Encoder, and Transcoder Systems for 4K UHD Broadcasting

  • 사업명

    방송통신산업기술개발

  • 과제명

    4K UHD 방송용 16채널 멀티뷰어, H/W 인코더 및 트랜스코더 시스템 기술 개발

  • 주관연구기관

    (주)캐스트윈

  • 보고서유형

    연차보고서

  • 발행국가

    대한민국

  • 언어

    한국어

  • 발행년월

    2016-01

  • 과제시작년도

    2015

  • 주관부처

    미래창조과학부
    Ministry of Science, ICT and Future Planning

  • 등록번호

    TRKO201600002650

  • 과제고유번호

    1711026350

  • 키워드

    UHD Transcoder.4K Encoder.4K Transcoder.Multi Viewer.UHD Encoder.

  • DB 구축일자

    2016-06-11

  • 초록 


    ...


    I-2 해당 연도 추진 실적

    ① 4K HEVC 인코더 및 트랜스코더
    계획
    1. Spec 확정
    추진실적
    - H.265 : High422(10bit/8bit), High, Main Level : up ...

    I-2 해당 연도 추진 실적

    ① 4K HEVC 인코더 및 트랜스코더
    계획
    1. Spec 확정
    추진실적
    - H.265 : High422(10bit/8bit), High, Main Level : up to 5.1
    - 3840x2160 (60p, 59.94p, 50p, 30p, 29.97p, 25p, 24p, 23.98p)
    - Bit Rate : 0.5M ~ 60Mbps
    - CBR, VBR, Capped-VBR Support
    - Audio Codec : AC-3/AAC/MPEG-1L2
    - support TVCT, CVCT, SDT, NIT, PAT, PMT
    - CU Size : 64 X 64/32 X 32/16 X 16
    - DTVCC Support(CEA-708)
    - 세부 스펙은 별도 Sheet

    계획
    2. JPEG2000 & ProRes422 디코더 설계 및 검증
    추진실적
    - Intel Xeon E5-2690 CPU X 2EA 기반
    - Support MOV, MXF, MP4 file, MPEG2-TS(TS over RTP) network IP Stream.
    - Input/output 처리 Framework 구성
    - Input : file, Network
    - Output: Window Player, SDI 출력
    - Multi thread framework 구성

    계획
    3. OS 포팅(Porting) 및 미들웨어(Middleware) 구현
    추진실적
    - MXF(Material Exchange format)형식의 파일 파싱 진행 중

    계획
    4. JPEG2000 & ProRes422 디코더 Device Driver, 소프트웨어 코딩
    추진실적
    - Preview Player 개발: 개발 진행 중
    - Player User Interface 개발 : 개발 진행 중
    - Decoding Option I/F 개발 : 개발 진행 중

    계획
    5. 4K HEVC 인코더 모듈 H/W 보드 설계
    추진실적
    - 인코더 프로세서는 ALTERA FPGA(Arria10 10AX115SF45GAC)로 8EA를 사용하여 설계
    - 인터페이스는 PCI Express Bridge Chip을 사용 하여 구현
    - 비디오 입력 I/F 20bit Digital Interface로 설계
    - Main CPU는 I.MX6Q(4 X ARM Cortex-A9(1.2GHz per core)로 설계

    계획
    6. 4K HEVC 인코더 모듈 H/W 보드 제작 및 검증
    추진실적
    - H/W 14 Layer로 PCB 제작
    - Impedance matching
    - Decal matching
    - DRC check
    - BOM 작성
    - 각 주요 부품의 전원 및 power sequence check
    - PCIe clock 및 주요 clock check


  • 목차(Contents) 

    1. 표지 ... 1
    2. 연차보고서 ... 2
    3. Ⅰ. 해당 연도 추진 현황 ... 4
    4. Ⅰ-1 기술개발 추진 일정 ... 4
    5. Ⅰ-2 해당 연도 추진 실적 ... 7
    6. Ⅱ. 기술개발결과 ... 14
    7. Ⅱ-1 4K HEVC 인코더 및 트랜스코더 기술개발 결과 ... 14...
    1. 표지 ... 1
    2. 연차보고서 ... 2
    3. Ⅰ. 해당 연도 추진 현황 ... 4
    4. Ⅰ-1 기술개발 추진 일정 ... 4
    5. Ⅰ-2 해당 연도 추진 실적 ... 7
    6. Ⅱ. 기술개발결과 ... 14
    7. Ⅱ-1 4K HEVC 인코더 및 트랜스코더 기술개발 결과 ... 14
    8. Ⅱ-2 12Gbps 신호처리 기능을 포함한 UHD 방송제작용 멀티뷰어 기술개발 결과 ... 63
    9. Ⅱ-3 UHD 콘텐츠 제작 ... 94
    10. Ⅱ-2 정량적 실적 ... 104
    11. Ⅲ. 결론 및 차년도 계획 ... 106
    12. Ⅲ-1 2차년도 (2015년도) 결론 ... 106
    13. Ⅲ-2 3차년도 (2016년도) 계획 : 4K HEVC 인코더 및 트랜스코더 개발 ... 108
    14. Ⅳ. 사업비 사용현황 ... 112
    15. Ⅴ. 기업 재무건전성 현황 ... 116
    16. Ⅴ. 자체 보안관리 진단표 ... 120
    17. Ⅵ. 유형적 발생품 (연구시설, 연구장비 등) 구입 및 관리 현황 ... 121
    18. 끝페이지 ... 121
  • 참고문헌

    1. 전체(0)
    2. 논문(0)
    3. 특허(0)
    4. 보고서(0)

 활용도 분석

  • 상세보기

    amChart 영역
  • 원문보기

    amChart 영역