도체판을 부가한 무한 도체 평판 슬롯의 침투 전자파 저감 특성

Reduction Characteristics of Electromagnetic Penetration through a Slot in a Conducting Screen by a Loaded Plate

조 병 호 · 정 성 우 · 김 기 채

Byung-Ho Cho · Sung-Woo Jung · Ki-Chai Kim

요 약

본 논문에서는 무한 도체 평판의 슬롯 부근에 도체판을 부가하여 슬롯으로 침투하는 전자파의 저감 특성을 검토하였다. 이론 해석에는 FDTD법을 사용하였으며, 부가 도체판의 길이, 폭, 위치 및 간격의 변화에 따른 침투 전계의 특성을 계산하여 부가 도체판의 구조 변화가 침투 전자파의 저감 특성에 미치는 영향을 고찰하였다. 그 결과, 부가 도체판의 구조 변화에 따라 침투 전계의 특성이 변화하는 것을 관찰할 수 있었고, 침투 전계를 최소로 하는 부가 도체판의 최적 구조가 있음을 확인할 수 있었다.

Abstract

This paper presents the reduction characteristics of electromagnetic penetration through a slot in conducting screen by loaded plate. The FDTD method is used in theoretical analysis. And the characteristics of penetrated electric fields are calculated in terms of length, width, position, and height of the loaded plate to find out how the geometry of plate influences the reduction characteristics of the electromagnetic penetration. The results show that the characteristics of penetrated electric field depend on the geometry of loaded plate. In particular, the optimal geometry of loaded plate which minimize penetrated electric field are verified.

Key words : Electromagnetic Penetration, Penetrated Electric Field, Infinite Conducting Screen, Slot

I. 서 론

스마트 사회에 진입한 최근의 전기·전자·정보 처리 장치는 디지털화, 고속화, 성전력화, 고밀도화 되어 가고 있다. 디지털화 된 전기·전자 장비들의 고속화로 인해 동작 주파수가 높아지고, 이동성이 용이하도록 회로 내 부품들의 크기가 작아져 저전력화와 소형화 및 고집적화는 계속되고 있다. 이와 같이, 디지털 기기의 사용 증가 및 고속화, 소형화, 저전력화로 인하여 전자파 장애(EMI) 문제는 필연적

으로 발생하게 되고, 이러한 전자파 장애 문제를 해결하기 위해 전기·전자·정보처리 장치의 전자파 내성 및 차폐에 대한 규제도 강화되고 있는 추세이다.

일반적인 전기·전자 기기들은 케이스에 개구가 설치되어 있고, 특히 열을 방출하기 위한 슬롯 등을 통해 장애 전자파가 방사된다. 또한, 이러한 슬롯은 외부로부터의 장애 전자파 침투 문제를 야기시켜 기기의 오작동을 유발한다. 무한 도체 평판의 개구로 침투하는 전자파의 침투 문제는 여러 연구자들에 의

영남대학교 전기공학과(Department of Electrical Engineering, Yeungnam University)

· Manuscript received 2012 July 26, 2012 ; Revised August 29, 2012 ; Accepted September 3, 2012. (ID No. 20120726-03S)

· Corresponding Author : Ki-Chai Kim (e-mail : kckim@ynu.ac.kr)

해 연구되었다^{[1]~[10]}. 연구의 대부분은 외부 파원으로서는 평면파 입사를 기초로 하고 있으며, 최근에는 다이폴 파원이 슬롯 부근에 놓인 경우의 전자파 침투에 관한 연구도 보고되고 있다^{[6]~[8]}.

본 논문에서는 무한 도체 평판의 슬롯으로 침투하는 침투 전계의 특성을 제어하기 위해 슬롯 부근에 도체판을 부가한 구조를 검토하였으며, 부가 도체판은 무한 도체 평판과 평행하게 설치하여 참고문헌 [6]의 구조보다 저자세화가 가능한 장점을 가지도록 하였다. 슬롯 부근에 도체를 부가하여 침투 전계를 제어하는 원리는 참고문헌 [6]에 제안되어 있다. 참고문헌 [6]에서는 평행 2선 선로를 슬롯에 장하여 리액턴스로 동작하게 하면 슬롯상의 자류 분포가 제어되어 침투 전계를 최소화 하게 할 수 있음을 보이고 있다.

본 논문의 구조에 대한 이론 해석에는 FDTD 법을 사용하였으며, 그 결과, 침투 전자파는 슬롯 개구면상의 전계 분포에 의존하므로 도체판을 슬롯 부근에 장하하면 개구면 상의 전계 분포가 제어되며, 슬롯으로 침투하는 침투 전자파의 크기를 저감할 수 있음을 확인하였다. 또한, 이론 해석의 타당성을 확인하기 위해 차폐 효과의 측정치와 이론치를 비교 검토 하였다.

II. 도체판 장하 무한 도체 평판 구조

그림 1은 무한히 넓은 도체 평판에 길이 a , 폭이 b 인 직사각형 개구(슬롯)가 있으며, 무한 도체 평판의 두께는 0으로 가정하고 있다. 무한 도체 평판은 완전도체이며 xy 평면에 위치하고, 개구의 중심은 원점에 있다. 무한 도체 평판을 기준으로 평면파가 입사하는 영역 I($z<0$)과 침투되는 영역 II($z>0$)로 구분하며, 두 공간은 모두 자유공간으로 가정한다. 영역 I($z<0$)에서 z 방향으로 평면파가 입사되면 개구를 지나 전자파가 영역 II($z>0$)로 침투한다.

무한 도체 평판의 부근에 부가한 도체판은 길이가 L , 폭이 w 인 사각형의 완전 도체이며, 부가 도체판은 무한 도체 평판의 개구로부터 간격 h 의 위치에 y 축 방향으로 놓여 있다. 또한, 중심축에서 x 방향으로의 간격은 d 이다.

III. 수치 해석 결과 및 비교

수치 계산에 사용한 도체 평판의 크기는 무한히 넓은 완전 도체 평판이며, 무한 도체 평판에 설치된 슬롯의 길이는 $a=150$ mm, 폭은 $b=1$ mm이다. 무한 도체 평판의 슬롯 부근에 장하한 부가 도체판은 $d=0$ mm로 고정하고, 부가 도체판의 길이 L , 폭 w 및 간격 h 의 변화에 대한 침투 전계 특성을 검토하였다. 침투 전계의 관측점은 영역 II의 $x=y=0, z=50$ mm이다.

본 논문에서 검토하는 그림 1의 구조적 특징은 다음과 같다. 즉, 부가 도체판은 슬롯 중심과의 상대적인 변위(y 방향으로의 거리)를 가변하지 않고 슬롯의 가장자리 위치에 부가 도체판의 왼쪽 끝을 고정하였다. CD-ROM 드라이브 형태의 개구가 있는 경우는 부가 도체판이 개구의 중심을 가로 지를 수 없기 때문에, 부가 도체판의 위치는 그림 1과 같은 구조가 적합하다. 또한, 슬롯을 물리적으로 분할하지 않는 구조로 참고문헌 [6]에서 제안된 원리를 적용하기 위해서는 부가 도체판이 리액턴스 소자로 동작하도록 슬롯의 가장자리 위치에 고정시키는 것이 효율적이다. 부가 도체판을 그림 1과 같이 설치하면 슬롯 개구면에 리액턴스 소자가 장하된 것으로 동작하여 개구면 전계 분포가 제어되고 침투 전계를 감소시킬 수 있다.

그림 2는 평면파가 무한 도체 평판의 슬롯에 입사할 때, 부가 도체판의 간격 h 를 파라미터로 한 경우 부가 도체판 길이 L 에 대한 침투 전계의 특성을 나

그림 1. 부가 도체판을 갖는 무한 도체 평판 슬롯의 구조와 좌표계

Fig. 1. Geometry and coordinate system of the slot with a loaded plate in the conducting screen.

그림 2. 도체판의 길이 L 에 대한 침투 전계 특성
Fig. 2. Characteristics of penetrated electric fields as a function of the plate length L .

타내고 있다. 그림 2에서 알 수 있는 것처럼, 부가 도체판의 길이를 조절하면 침투 전자파의 크기를 감소시킬 수 있으며, 도체판의 길이 L 의 변화에 따른 침투 전계의 특성은 부가 도체판의 간격 h 에 크게 의존하지는 않지만, 도체판의 길이 L 이 증가할수록 침투 전계는 증가하여, 125 mm에서 침투 전계는 가장 크며, 150 mm에서 침투 전계는 가장 작은 값을 가진다. 즉, 도체판의 길이 $L=150$ mm, 간격 $h=50$ mm일 때, 침투 전계의 크기는 가장 작은 값을 가진다는 것을 알 수 있다. 부가 도체판의 길이가 반파장일 때 개구면에 형성되는 개구면 전계의 크기를 가장 작게 하여 침투 전계의 크기를 최소화 되게 하는 것으로 생각된다. 부가 도체판의 길이가 0.4λ 부근에서는 침투 전계가 최대가 되는데, 이는 슬롯과 부가 도체판이 결합하여 공진을 일으키기 때문인 것으로 판단된다.

그림 3은 평면파가 무한 도체 평판의 슬롯에 입사할 때, 부가 도체판의 길이 L 을 파라미터로 한 경우, 부가 도체판의 간격 h 에 대한 침투 전계의 특성을 나타내고 있다. 그림 3에서 알 수 있는 것처럼, 도체판의 간격 h 가 증가할수록 침투 전계의 크기는 감소하고 있으나, 부가 도체판의 간격에 따른 침투 전자파의 크기 변화는 현저하지 않음을 알 수 있다. 이는 부가 도체판과 무한 도체판의 간격에 의해 결정되는 특성 임피던스의 변화가 크지 않기 때문이다.

그림 4는 평면파가 무한 도체 평판의 슬롯에 입사할 때, 부가 도체판의 폭 w 를 파라미터로 한 경우 부가 도체판의 x 축 방향의 위치 d 에 대한 침투 전계의

그림 3. 도체판의 간격 h 에 대한 침투 전계 특성
Fig. 3. Characteristics of penetrated electric fields as a function of the plate of high h .

그림 4. 도체판의 위치 d 에 대한 침투 전계 특성
Fig. 4. Characteristics of penetrated electric fields as a function of the plate of position d .

특성을 나타내고 있다. 그림 4에서 알 수 있는 것처럼, 부가 도체판의 위치가 슬롯의 중앙에 위치할 때 침투 전자파의 크기가 최소가 되며, 부가 도체판의 폭 w 에 대하여 부가 도체판의 위치 d 가 증가할수록 침투 전계의 크기는 커진다. 이 사실은 부가 도체판이 슬롯의 중앙에 위치하면 슬롯의 개구면 전계 분포를 효율적으로 제어할 수 있음을 의미한다. 또한, 도체판의 폭 w 가 증가할수록 침투 전계의 크기는 감소하는 것을 알 수 있다.

그림 5는 평면파가 무한 도체 평판의 슬롯에 입사할 때, 부가 도체판의 x 축 방향의 위치 d 를 파라미터로 한 경우 부가 도체판의 폭 w 에 대한 침투 전계의 특성을 나타내고 있다. 그림 5에서 알 수 있는 것처럼, 모든 간격 d 에 대하여 부가 도체판의 폭 w 가 증가할수록 침투 전계의 크기는 감소하고 있으나, 부

그림 5. 도체판의 폭 w 에 대한 침투 전계 특성
Fig. 5. Characteristics of penetrated electric fields as a function of the plate width w .

가 도체판의 폭에 따른 침투 전자파의 크기 변화는 현저하지 않음을 알 수 있다. 이는 부가 도체판의 폭에 의한 부가 도체판의 특성 임피던스 변화가 크지 않기 때문이다. 또한, 부가 도체판의 위치 d 가 감소할수록 침투 전계의 크기는 감소하며, $d=0$ mm에서 침투 전계가 최소가 됨을 알 수 있는데, 부가 도체판이 슬롯의 중앙에 위치하면 슬롯의 개구면 전계 분포가 효율적으로 제어되기 때문이다.

그림 6은 무한 도체 평판에 평면파가 입사할 때, $x=0, y=0, z=50$ mm 위치에서의 침투 전계 크기를 주파수에 대하여 계산한 것이다. 그림 6에는 슬롯 부근에 부가 도체판을 장하하지 않는 경우와 부가 도체판을 장하한 경우를 동시에 나타내었다. 그림 6으로부터 알 수 있는 것처럼, 부가 도체판을 장하하지 않은 경우는 1 GHz 부근에서 침투 전계가 최대가 되

그림 6. 주파수에 대한 침투 전계 특성
Fig. 6. Characteristics of penetrated electric fields as a function of the frequency.

그림 7. 차폐 효과의 주파수 특성
Fig. 7. The frequency characteristics of the shielding effectiveness.

지만, 부가 도체판($w=1$ mm, $L=150$ mm, $h=50$ mm)을 장하하면 침투 전계는 약 57 % 감소한다.

슬롯 부근에 설치한 부가 도체판에 의해 침투 전계의 크기가 감소한다는 것을 확인하였으므로, 다음과 같은 차폐 효과를 정의하여 차폐 효과의 광대역 주파수 특성을 검토하였다.

$$SE = 20 \log_{10} \left(\frac{E_2}{E_1} \right) \quad (1)$$

여기서, E_1 은 무한 도체 평판이 없을 경우 관측점에서의 전계의 크기를 나타내며, E_2 는 무한 도체 평판이 있는 경우 무한 도체 평판의 슬롯을 통해 관측점에 침투되는 전계의 크기를 나타낸다.

그림 7은 식 (1)을 사용하여 계산한 차폐 효과의 주파수 특성을 나타낸다. 그림 7에는 부가 도체판이 없는 경우(Without Plate로 표기)와 부가 도체판이 있는 경우(plate2로 표기)를 함께 나타내었다. 그림 7로부터 1 GHz 부근에서 침투되는 전자파가 부가 도체판의 장하에 의해 약 9.34 dB 저감된다는 것을 알 수 있다.

IV. 실험 결과 및 검토

수치해석 결과의 타당성을 검증하기 위해 그림 8과 같은 슬롯 구조를 제작하고, 차폐 효과를 측정하여 이론 계산치와 비교하였다.

실험에서 사용한 무한 도체 평판의 슬롯은 길이가 $a=150$ mm, 폭 $b=1$ mm이다. 부가 도체판의 크기는

그림 8. 제작된 무한 도체 평판의 구조

Fig. 8. The fabricated slot structure of the infinite conducting screen with a slot and a plate.

그림 9. 차폐 효과의 측정치와 이론치의 비교

Fig. 9. Comparison of calculated and measured values of the shielding effectiveness.

$w=1$ mm, $L=150$ mm이다. 차폐 효과의 측정은 IEEE STD 299^[11]를 참조하였으며, 두 개의 혼 안테나를 네트워크 분석기의 양단에 연결하고, 도체 평판이 존재할 때와 그렇지 않을 때의 전계값으로 차폐 효과를 측정하였다.

그림 9는 무한 도체 평판을 통해 침투하는 침투 전계 차폐 효과의 이론 계산치와 측정치를 비교한 것이다. 그림 9에서 보는 것처럼, 이론치와 실험치 사이에는 차이가 발생하고 있다. 차이가 발생하는 이유는 여러 가지를 생각할 수 있으나, 실험에 포함된 모든 손실이 이론 해석에는 포함되어 있지 않은 것이 가장 큰 이유 중의 하나로 생각된다. 측정에 사용한 무한 도체 평판이 유한하며, 제작된 평판이 정확히 좌우 대칭이 되지 않은 점, 평판을 완전 도체로 가정했으나 실제로는 손실이 있는 점, 케이블 손실

과 제작상의 오차 및 측정 오차 등을 고려하면 이론 계산치는 측정치와 비교적 그 경향이 잘 일치하고 있음을 알 수 있다.

V. 결 론

본 논문에서는 평면파가 무한 도체 평판의 슬롯에 입사할 때, 슬롯으로 침투하는 침투 전계의 크기를 제어하기 위해 슬롯 부근에 부가 도체판을 장대한 구조에 대하여 침투 전계의 특성을 FDTD법으로 검토하였다.

그 결과, 부가 도체판을 슬롯 부근에 무한 도체 평판과 평행으로 설치하면 저자세 구조로 침투 전파의 저감이 가능하다는 것을 확인할 수 있었다. 무한 도체 평판의 슬롯이 1 GHz 부근에서 공진하는 길이인 경우, 부가 도체판의 길이가 $L=0.5 \lambda$ (150 mm), 간격 $h=0.166 \lambda$ (50 mm)일 때 효과적으로 침투 전계를 저감시킬 수 있으며, 도체판의 폭 w 가 $0.003 \sim 0.023 \lambda$ 로 증가할 때, 또한 도체판의 위치 d 가 무한 도체 평판의 개구의 중심에 위치할수록 침투 전계는 효과적으로 저감시킬 수 있다는 것을 알 수 있었다.

참 고 문 헌

- [1] C. D. Taylor, "Electromagnetic pluse penetration through small apertures", *IEEE Tran. on Elecnomagnetic Compa.*, vol. EMC-15, no. 1, pp. 17-26, Feb. 1973.
- [2] C. M. Butler, K. R. Umashankar, "Electromagnetic excitation of a wire through anaperture-perforated conducting screen", *IEEE Tran. on Antenna and Propag.*, vol. AP-24, no. 4, pp. 456-462, Jul. 1976.
- [3] C. M. Butler, Y. Rahmat-Samii and R. Mittra, "Elecnomagnetic penetration through apertures in conducting surfaces", *IEEE Tran. on Antenna and Propag.*, vol. AP-26, no. 1, pp.291-301, Jan. 1978.
- [4] Y. Rahmat-Samii, R. Mittra, "Elecnomagnetic coupling through small apertures in a conducting screen", *IEEE Tran. Antennas and Propagat.*, vol. AP-25, no. 3, pp. 180-187, Mar. 1977.
- [5] E. R. Reed, C. M. Butler, "Time-domain electromagnetic penetration through arbitrarily shaped na-

- row slots in conducting screens", *IEEE Tran. Electromagnetic Compat.*, vol. 34, no. 3, pp. 161-172, Aug. 1992.
- [6] K. C. Kim, S. M. Lim, and M. S. Kim, "Reduction of electromagnetic penetration through narrow slots in conducting screen by two parallel wires", *IEICE Trans. Commun.*, vol. E88-B, no. 4, pp. 1743-1745, Apr. 2005.
- [7] K. C. Kim, "Field penetration into a metallic wall with a narrow slot due to nearby dipole source", *IEICE Trans. Commun.*, vol. E92-B, no. 9, pp. 2987-2991, Sep. 2009.
- [8] 임성민, 김기채, "배열 도체 장하에 의한 슬릿 개구면 침투 전자파의 저감 특성", *춘계마이크로파 및 전파학술대회논문지*, pp. 591-594, 2004년 5월.
- [9] 정성우, 김기채, "접지평판의 개구를 통과하는 길이가 다른 전송선로의 삽입 손실 특성", *한국전자과학회논문지*, 19(2), pp. 237-243, 2008년 2월.
- [10] 임병진, 정성우, 조병두, 김기채, "HEMP 파원에 의한 무한 도체 평판 개구의 침투 전계 특성", *한국전자과학회논문지*, 21(12), pp. 1454-1459, 2010년 12월.
- [11] Standards Committee of the IEEE Electromagnetic Compatibility Society, "IEEE standard method for measuring the effectiveness of electromagnetic shielding enclosures", *IEEE Std 299-1997*, *IEEE Standards Board, Approved*, Dec. 1997.

조 병 호

2012년 2월: 영남대학교 전기공학과 (공학사)
2012년 3월~현재: 영남대학교 전기공학과 석사과정
[주 관심분야] EMC/EMI

김 기 채

1984년 2월: 영남대학교 전자공학과 (공학사)
1986년 3월: Keio University 전기공학과 (공학석사)
1989년 3월: Keio University 전기공학과 (공학박사)
1989년 4월~1993년 3월: 한국표준과학연구원 전자파연구실 선임연구원
1993년 4월~1995년 8월: 일본 후쿠오카 공업대학 정보공학과 조교수
1995년 9월~현재: 영남대학교 전기공학과 교수
2012년 1월~현재: 한국전자과학회 회장
1988년: IEICE Japan, Young Scientist Awards
1994년: IEE Japan, Paper Presentation Awards
[주 관심분야] EMC/EMI 관련 안테나 및 전자파 차폐, 전자파 이론 및 응용

정 성 우

2002년 2월: 영남대학교 전기공학과 (공학사)
2008년 8월: 영남대학교 전기공학과 (공학석사)
2011년 8월: 영남대학교 전기공학과 (공학박사)
2010년 10월~2012년 2월: (주)한국전자파연구소 선임연구원
2012년 3월~현재: (재)경북차량용임베디드기술연구원 장비사업팀(EMC/OTA/SMT) 팀장
2010년: 한국전자과학회 우수논문상 수상
[주 관심분야] EMC/EMI 및 EMP