UHF RFID 태그의 최대 인식 거리를 얻기 위한 태그 칩의 임피던스 산출 방법

Impedance Evaluation Method of UHF RFID Tag Chip for Maximum Read Range

심 용 석 · 양 진 모*

Yong-seog Sim · Jeen-mo Yang*

요 약

수동형 UHF RFID 시스템에서 태그의 최대 인식 거리는 태그 칩과 안테나 사이의 임피던스 정합과 리더의 프로토콜 파라미터 설정에 따라 직접적인 영향을 받는다. 하지만 칩 임피던스 산출 방법과 프로토콜 파라미터가 최대 인식 거리에 미치는 영향에 대한 연구는 전무한 실정이다. 따라서 본 논문에서는 기존 방법(데이터 시트와 전용 RFID 테스터를 이용)과 제안된 방법(상용 리더를 이용)으로 칩의 임피던스를 산출한 후 이 값으로 태그를 제작해 인식 거리를 비교함으로써, 인식 거리를 극대화하는 칩 임피던스 산출 방법에 대한 비교분석을 하였다. 제안된 방법으로 산출된 임피던스에 공액 정합된 태그가 상용리더를 이용한 인식 거리 측정 실험에서 기존 방법과 비교하여 최대 73 % 인식 거리의 개선을 보였다.

Abstract

In a passive UHF RFID system, the impedance matching between tag antenna and chip as well as the protocol parameter settings in a reader plays important role in determination of the maximum read-range. Almost no paper, however, has dealt with the above issues in relation with the maximum read range. In this paper, two known methods (of using the value from data sheets and proprietary RFID tester) and our proposing method in chip impedance evaluation are compared in terms of maximum read range. The read range of tags whose antenna impedance is conjugate matched with the chip impedance obtained from the proposed method is improved maximum 73 % more than that of tags from the other methods.

Key words : RFID, RFID Tag, Read Range, Chip Impedance

I. 서 론

UHF 대역(860~960 MHz)에서 사용되는 RFID(Radio Frequency Identification) 시스템은 중장거리 신호 전송이 가능하고 동시에 여러 개의 태그(tag)를 빠른

시간에 감지하는 무선 인식 기술이다. 이러한 이점으로 인해 물류·유통 분야 등에서 기존의 바코드와 마그네틱 카드의 단점을 보완하여 사용의 편리성을 향상시킬 수 있는 차세대 핵심 기술 중의 하나로 부상되고 있다^{[1][2]}.

「이 연구는 대구대학교 연구비 지원으로 연구되었음.」

대구대학교 정보통신공학과(Graduate School of Information & Communication, Daegu University)

*대구대학교 전자전기공학부(School of Electronic & Electrical Engineering, Daegu University)

· Manuscript received October 10, 2013 ; Revised November 25, 2013 ; Accepted November 26, 2013. (ID No. 20131010-091)

· Corresponding Author : Jeen-mo Yang (e-mail : jmyang@daegu.ac.kr)

RFID 시스템은 크게 리더(reader)와 태그로 나누어지며, 태그는 안테나와 마이크로 칩(micro chip)으로 구성되어 있다. 최근에는 실리콘 CMOS 회로기술의 진보로 초저전력(ultra-low power) 칩이 생산되고 있으며, 이 칩을 마운트(mount)한 10 m 이상의 인식 거리를 갖는 수동형 태그들이 제조되어 공급되고 있다^[3].

수동형 RFID 시스템에서 태그를 물류 등의 응용 분야에 사용하기 위해서는 최대 인식 거리가 매우 중요하다. 인식 거리는 태그의 칩과 안테나 사이의 임피던스 정합(impedance matching)과 리더의 프로토콜 파라미터(protocol parameter) 설정에 따라 직접적인 영향을 받는다^{[4]~[8]}. 임피던스 정합 또는 읽기 전력 감도(read power sensitivity)에 있어서 3 dB 정도의 부정합이 발생할 경우, 약 40 % 정도의 인식 거리에 있어서 감소가 발생하는 것으로 알려져 있다^[4].

칩 제조회사에서 제공하는 데이터 시트(data sheet)의 읽기 전력 감도와 태그 안테나 설계시에 사용하도록 추천하는 임피던스 값이 최대 인식 거리를 가져오는 값인지 불분명하다. 그 이유는 태그가 다양한 마운팅(mounting) 방법과 조건에서 제조되기 때문에 제공된 값으로 완전한 임피던스 정합의 구현이 사실상 어렵고, 칩의 전기적 특성을 측정할 때 사용된 파라미터와 조건들이 최적이라는 보장이 없기 때문이다.

리더의 프로토콜 파라미터들은 그 설정에 따라서 태그 칩에 전달되는 전력량이 달라지고 결과적으로 칩의 읽기 전력 감도에 영향을 준다^{[8],[9]}. 하지만 리더 제조회사들은 리더에 구현된 파라미터 설정 정보를 제공하고 있지 않을 뿐 아니라 사용자에게 의한 변경도 허용하지 않고 있다.

지금까지 마운트 된 칩의 임피던스 값을 직접 측정하려는 연구들과^{[4]~[7],[16]} 리더와 태그 사이의 프로토콜 파라미터에 대한 최적값을 구하려는 노력이 있었다^{[8],[9]}. 하지만 칩 임피던스 산출 방법과 프로토콜 파라미터가 최대 인식 거리와의 직접적인 상관관계에 대한 연구는 전무한 실정이다.

따라서 본 논문에서는 기존 방법과 제안된 방법으로 칩의 임피던스를 산출하여 태그로 제작해 인식 거리를 비교함으로써, 인식 거리를 극대화하는 칩의 임피던스 값을 결정하는 방법에 대해 비교분석하였

다. 본 연구에서 사용된 칩의 임피던스를 추출하는 방법은 3가지이다. 첫 번째는 데이터시트에서 제공하는 칩의 임피던스를 사용하는 방법이고, 두 번째는 전용 RFID 테스터(tester)를 이용하는 방법이다. 테스터의 프로토콜 파라미터는 칩의 데이터 시트에 주어진 값으로 설정한다. 마지막으로 본 연구에서 제안하는 것으로, 태그 인식에 사용될 상용 리더를 이용하여 읽기 전력 감도를 측정한 후 임피던스를 산출하는 방법이다. 이 때 리더의 프로토콜 파라미터는 제조회사에서 미리 설정된 값을 사용한다.

II. 칩의 읽기 전력 감도 측정방법

태그 칩의 읽기 전력 감도는 태그 인식 거리를 제한하는 가장 중요한 파라미터로써 태그 칩이 외부로부터의 명령을 주고받는데 필요한 최소한의 RF 전력을 의미한다. 칩의 읽기 전력 감도는 칩의 임피던스를 산출하기 전에 결정되어야 한다. 칩의 임피던스 값은 칩에 전달되는 전력에 따라 달라지며, 칩이 읽기 전력 감도에서 동작할 때의 임피던스 값에 태그 안테나를 공액 정합시켜야 인식 거리를 극대화할 수 있기 때문이다^{[10],[11]}.

본 절에서는 칩의 읽기 전력 감도 측정을 위한 3가지 방법, 즉 데이터시트를 이용한 방법, RFID 테스터를 이용한 방법, 그리고 상용 리더를 이용한 방법에 대하여 설명한다.

2-1 데이터 시트를 이용하는 방법

칩 제조회사의 데이터 시트에는 태그 안테나 설계에 필요한 칩의 읽기 전력 감도를 제공하고 있다. 제조회사와 칩에 따라 칩의 읽기 전력 감도는 -11.5 dBm에서부터 -20 dBm까지 다양하다^{[12]~[15]}. 본 연구에서는 칩의 데이터 시트에 주어진 읽기 전력 감도를 추가적인 검증 없이 그대로 사용한다.

2-2 전용 RFID 테스터를 이용한 방법

RFID 테스터를 이용해서 읽기 전력 감도를 측정하기 위한 연구가 있었다^{[8],[9]}. 본 연구에서는 Nikitin 등이 제안된 방법을 사용하였다. 그림 1(a)는 RFID 테스터를 이용해 읽기 전력 감도를 구하기 위한 측정장치의 블록도이다. RFID 테스터는 National In-

그림 1. (a) RFID 테스터를 이용한 실험장치의 블록도, (b) 기저 대역에서 테스터와 태그의 신호 교환

Fig. 1. (a) Block diagram of the test setup using proprietary RFID tester, (b) Signal exchange between tester and tags in a baseband.

strument사의 PXI RF 하드웨어와 이를 제어하는 LabVIEW 소프트웨어로 이루어져 있다. 서큘레이터(Circulator)는 테스터로부터의 명령 신호와 테스트 픽스처(test fixture)로부터 응답 신호를 분리하기 위해 사용되었다.

감쇠기(Attenuator)는 테스트 픽스처의 임피던스(주로 용량성 성분)가 서큘레이터의 특성에 미치는 영향을 차단하기 위해 설치하였다. 테스트 픽스처는 태그 칩이 마운트된 픽스처이며, SMA 컨넥터와 선로들은 입력된 신호를 태그 칩까지 전송해 주는 역할을 한다.

그림 1(b)의 신호파형과 같이, RFID 테스터는 지속파(Continuous Wave)와 프리앰블(preamble)과 명령(command)으로 구성된 RF 신호를 연속적으로 칩으로 전송한다. 테스터에서 RF 신호가 전송되는 동안 칩은 이 신호를 직류로 변환하여 필요한 동작 전력을 얻으며, 테스터로부터 오는 지속파(CW)를 역산

그림 2. 칩 읽기 전력 감도 산출 절차

Fig. 2. Extraction step of chip's read power sensitivity.

란 방식으로 변조하여 내부 메모리에 기록된 정보를 테스터로 보낸다. 이때, 테스터의 프로토콜 파라미터는 사용된 칩의 데이터 시트에 제공된 값을 사용한다.

읽기 전력 감도 측정은 RFID 테스터의 출력 전력 크기(output power level)를 점차적으로 높이다가 기대하는 태그 응답(tag response)이 발생되면 테스트 픽스처의 SMA 컨넥터로 입력되는 전력량(P_{th})을 스펙트럼 분석기(spectrum analyzer)로 측정한다.

실제 칩에서 소모되는 전력량인 읽기 전력 감도는 그림 2의 절차에 따라 산출한다. 먼저 P_{th} 값을 VNA(vector network analyzer)의 출력크기로 설정해 테스트 픽스처의 SMA 컨넥터에서 S_{11} 을 측정한다. 측정된 S_{11} 으로부터 III장에 기술된 임피던스 산출 방식으로 등가회로의 파라미터를 추출하고, 회로 해석을 통해 칩의 소모전력, 즉 읽기 전력 감도(P_s)를 산출한다.

2.3 RFID 리더를 이용한 방법

그림 3(a)는 본 연구에서 제안하는, 상용 리더를 이용한 읽기 전력 감도를 측정하기 위한 실험 장치의 블록도이다. 실험 장치는 상용 리더(commercial reader), 서큘레이터, 스텝-감쇠기(step-attenuator), 방향성 커플러(directional coupler), 오실로스코프(oscilloscope), 그리고 테스트 픽스처로 구성된다.

상용 리더는 테스트 픽스처에 읽기 명령 신호를 보내고 칩으로부터의 응답을 모니터링(monitors)하는 역할을 수행한다. 서큘레이터는 리더로부터의 신

호와 태그 칩으로 부터의 신호를 분리하기 위해 설치되었다. 스텝-감쇠기는 리더의 출력 전력을 더 낮은 전력 크기로 조정하는데 사용되며, 방향성 커플러는 테스트 픽스처로 들어가는 RF 신호를 샘플링(sampling)하여 오실로스코프로 전달하여 테스트 픽스처에 들어가는 전력의 크기를 산출할 수 있도록 한다. 이때 샘플링된 RF 신호는 커플링(coupling)을 통한 감쇄된 신호이므로, 오실로스코프의 내부 증폭기를 통해 적절하게 보정한다. 그리고 커플러는 테스트 픽스처로 들어가는 RF 신호의 크기에 미치는 영향을 최소화하기 위하여 커플링 값이 30 dB 이상인 제품을 사용한다.

상용 리더의 경우, 프로토콜 파라미터 값들이 제조사에서 미리 설정되어 있고 변경이 불가하므로, 프로토콜 파라미터와 읽기 전력 감도와와의 관계는 고려하지 않았다.

리더에서 읽기 명령 신호를 테스트 픽스처로 보

그림 3. (a) 상용 리더를 이용한 실험장치의 블록도, (b) 리더에서 태그 칩으로 전송되는 RF 파형

Fig. 3. (a) Block diagram of the test setup using commercial reader, (b) RF waveform transmitted from reader to the tag chip.

내면 칩은 동작에 필요한 전력을 얻고, 역산란 방법으로 RF 신호를 변조시켜 태그 데이터(tag data)를 전송한다. 이때 리더를 통해 태그의 정상 동작 여부를 확인한다.

읽기 전력 감도 측정은 리더와 스텝-감쇠기를 이용하여 RF 신호의 전력 크기를 조절하면서 태그 칩으로부터의 응답 신호를 확인하는 것으로 이루어진다. 태그 칩이 정상적으로 응답하는 최소 전력에서 그림 3(b)와 같은 신호의 크기를 읽어 식 (1)을 이용하여 P_{th} 를 산출한다.

$$P_{th} = 10 \log \left(\frac{V_{pp}^2}{8R} \times 10^3 \right) \text{ [dBm]} \quad (1)$$

여기에서 R 은 50 Ω 이며, V_{pp} 는 오실로스코프에 관측되는 파형의 피크-피크(peak-to-peak) 전압이다. 이때 산출된 P_{th} 값은 테스트 픽스처의 SMA 컨넥터로 입력되는 전력량이며, 마운트된 칩의 읽기 전력 감도(P_s)는 II 장 2절에 기술된 절차와 방법을 사용하여 구한다.

III. 칩의 임피던스 산출 방법

마운트된 칩의 임피던스 값은 마운트하는 방법과 이때 사용되는 재료, 안테나 패드의 규격 등에 따라서 그 값이 상당히 달라진다. 따라서 칩 제조회사에서는 필요한 칩 임피던스 값을 사용자가 주어진 제조공정에 맞추어 측정하여 사용하기를 권장하고 있다^{[13],[14]}.

본 연구에서는 칩의 마운트 방법과 패키지 형태에 무관하게 적용할 수 있는 Yang 등이 제안한 디임베드 방법(de-embed method)을 이용하여 칩의 임피던스 값을 산출하였다^[16].

태그 칩의 임피던스를 산출하기 위해서는 칩 단자에 S-파라미터를 측정해야 한다. 하지만 마운트된 칩의 단자에 신호를 직접 인가할 수 없기 때문에 그림 4와 같은 테스트 픽스처를 사용한다. 이 픽스처들의 패턴(pattern)은 일종의 전송선로(transmission line)으로 볼 수 있으며, 칩의 임피던스를 추출할 때에는 이 전송선로에서 발생하는 전기적 특성들은 디임베드되어야 한다. 그림 5는 VNA가 테스트 픽스처의 SMA 컨넥터에 연결되어 있는 상태의 전기적 등가

(a) TSSOP 패키지 타입 (b) μ FDN 패키지 타입
(a) TSSOP package type (b) μ FDN package type

그림 4. 칩의 테스트 픽스처

Fig. 4. Test fixture of chips.

그림 5. 테스트 픽스처의 전기적 등가회로

Fig. 5. The electrical equivalent circuit of test fixture.

(a) 완전개방 (b) 단락 (c) 개방 픽스처
(a) Fully open (b) Short (c) Open fixture

그림 6. 보조 픽스처

Fig. 6. Auxiliary fixtures.

회로이며, 픽스처의 세미-리지드(semi-rigid) 케이블의 전기적 특성은 VNA의 캘리브레이션(calibration) 과정에서 제거되었다.

그림 6의 픽스처들은 전기적 등가회로의 전송선로와 관련된 파라미터들의 값을 구하는데 사용된 보조 픽스처들이며, 개방 픽스처의 개방 폭은 칩의 크

표 1. 등가회로의 파라미터 추출

Table 1. Parameter extraction of the equivalent circuit.

	파라미터 추출식
VNA	$V_{NA} = 2 \times \sqrt{50 \times P_{th}}$ $R_{NA} = 50\Omega$
전송선로	$R_p = \text{real}(Y_a)^{-1}$, $C_p = \frac{\text{imag}(Y_a)}{\omega}$ $R_s = \text{real}(Y_{ba}^{-1})$, $L_s = \frac{\text{imag}(Y_{ba}^{-1})}{\omega}$ $R_{pc} = \text{real}\left(\frac{1}{Y_{ca}^{-1} - Y_{ba}^{-1}}\right)^{-1}$, $C_{pc} = \frac{\text{imag}\left(\frac{1}{Y_{ca}^{-1} - Y_{ba}^{-1}}\right)}{\omega}$
태그 칩	$R_{cm} = \text{real}\left[\left(\frac{1}{Y_{da}^{-1} - Y_{ba}^{-1}}\right) - \left(\frac{1}{Y_{ca}^{-1} - Y_{ba}^{-1}}\right)\right]^{-1}$ $C_{cm} = \frac{\text{imag}\left[\left(\frac{1}{Y_{da}^{-1} - Y_{ba}^{-1}}\right) - \left(\frac{1}{Y_{ca}^{-1} - Y_{ba}^{-1}}\right)\right]}{\omega}$

기에 따라 달라진다.

그림 5의 전기적 등가회로의 파라미터 값들은 VNA를 사용하여 각 픽스처에서 측정된 S-파라미터를 Y-파라미터로 변환한 후, 표 1의 식들을 사용하여 산출하였다^[16]. 표 1에서 Y_a 는 완전개방, Y_b 는 단락, Y_c 는 개방 픽스처의 Y-파라미터 값이며, Y_d 는 그림 4의 테스트 픽스처의 Y-파라미터 값이다. 여기에서 $Y_{xy} \equiv Y_x - Y_y$ 로 정의된다. 마운트 된 태그 칩의 임피던스는 $R_{cm} \parallel C_{cm}$ 이며, 솔더링(soldering) 또는 플립칩 본딩(flip-chip bonding) 방법으로 마운트할 때 발생하는 기생 성분들이 포함된 값이다.

IV. 실험 및 결과

앞 절에서 제시된 3가지 방법에 따라 칩의 읽기 전력 감도를 구한 후, 칩의 임피던스를 산출하는 실험을 수행하였다. 또한, 각 방법에 의해 산출된 칩 임피던스에 따라 태그를 제작하여 인식 거리를 비교 분석하였다.

실험에 사용된 모든 픽스처들은 Taconic사의 OR-CER RF-35($\epsilon_r = 3.5$, $\tan\delta = 0.0018$) 단층 PCB와 25 mm 길이의 RG-402SR 세미-리지드 케이블을 사용하여 제작하였다. 태그 칩은 EPCglobal™ Gen2 스펙(specification)^[17]을 만족하는 TSSOP 형태(솔더링 마

운트)의 Impinj Monza 4 Dura와 μ DFN 형태(플립칩 본딩 마운트)의 NXP UCODE G2XL을 사용하였다. 칩의 마운트를 위한 패드(pad)의 모양과 치수는 태그 칩 제조회사에서 제시한 제작지침에 따랐다.

4-1 읽기 전력 감도 산출

4-1-1 전용 RFID 테스트를 이용하는 방법

RFID 테스트를 이용해 읽기 전력 감도를 측정하기 위한 실험장치 구성을 그림 7에 보였다. RFID 테스트는 National Instrument사의 LabVIEW와 PXI RF 하드웨어를 기반으로 제작된 태그 응답을 시험하기 위한 전용 장비이다^[18]. 서큘레이터는 ADMOTECH사의 ADC092CSEH 모델로 측정 주파수 영역에서 20 dB 이상의 아이솔레이션(isolation)을 갖는다.

RFID 테스트의 Gen2 프로토콜 파라미터는 칩의 데이터시트에서 제공된 값으로 설정해 실험하였다. 즉, 리더-태그 링크(R $\rightarrow$ T link)는 90 % 변조도를 갖는 DSB-ASK 변조, $T_{ari}=25\mu s$, $PW=0.525 T_{ari}$ 이

그림 7. RFID 테스트를 이용한 방법의 실험장치
Fig. 7. Test setup using proprietary RFID tester.

그림 8. 쿼리명령과 태그응답
Fig. 8. Query command and tag response.

며, 태그-리더 링크(T $\rightarrow$ R link)는 256 kbps의 데이터율로 설정하였다.

그림 8에 보인 것과 같이 RFID 테스트가 읽기 명령(Query)을 송출하고 태그 칩으로부터 RN16 응답^[17]을 관찰하였다. 무응답 상태이거나 부적절한 응답이 발생되면 테스트의 출력 전력을 0.1 dBm 단위로 증가시켜, 정상적인 응답이 발생할 때 테스트 픽스처의 SMA 컨넥터에 들어가는 전력 P_{th} 를 측정하였다. 전력 측정에는 Agilent사의 E4446A 스펙트럼분석기가 사용되었다.

읽기 전력 감도 P_s 는 측정된 P_{th} 로부터 그림 2의 절차와 방법에 따라 회로해석을 통해 R_{cm} 에 소모된 전력량으로 산출하였으며, 그 결과를 표 2에 보였다. 실험에서 구한 두 칩의 읽기 전력 감도는 데이터 시트와 비교했을 때, 1 dB 이하의 차이를 보였다.

4-1-2 상용 리더를 이용하는 방법

그림 9는 상용 리더를 이용해 읽기 전력 감도를 측정하기 위해 사용된 실험장치 구성이다. 상용리더는 ThingMagic사의 Mercury5와 CSL사의 CS461을 사용하였으며, 제조사가 다른 2개의 리더를 사용한 이유는 리더 종류에 따른 칩 읽기 전력 감도의 차이를 알아보기 위한 것이다. 서큘레이터는 ADMOTECH사의 ADC092CSEH모델이다. 스텝-감쇠기는 Agilent사의 8495A모델을 사용하였으며, 상용리더의 출력 전력(30~15 dBm)을 읽기 전력 감도 수준의 낮은 전력 크기로 조절하는데 사용되었다. 방향성 커플러는 Narda사의 3171-30 모델을 사용하였으며, $30 \text{ dB} \pm 1$

그림 9. 상용 리더를 이용한 방법의 실험장치
Fig. 9. Test setup using a commercial reader.

그림 10. 오실로스코프로 관측되는 RF 파형
Fig. 10. RF waveform observed by the oscilloscope.

커플링 값을 갖는다.

샘플링된 RF 신호의 전력을 측정하기 위해서는 Tektronix사의 DPO 7354 오실로스코프가 사용되었다. 오실로스코프에서 측정되는 RF 신호는 30 dB 감쇠된 신호이므로, 이를 오실로스코프의 External Atten 기능을 이용하여 감쇠된 신호를 증폭해 보정하였다^[9].

상용 리더를 통해 읽기 명령(inventory)^[17]을 송출하고 태그 칩으로부터 응답을 관찰하였다. 이때 리더의 출력 전력 조절기능과 스텝-감쇠기를 사용하여 전력 크기를 조절한다. 칩이 정상적으로 응답하는 최소 전력이 보내질 때 테스트 픽스처의 SMA 컨넥터로 입력되는 전력(P_{th})을 오실로스코프와 식 (1)을 사용하여 구하였다. 읽기 전력 감도 P_s 는 앞 절과 동일한 방법으로 산출하여 표 2에 수록하였다.

표 2. 칩의 읽기 전력 감도와 임피던스 측정 결과(중심 주파수 912 MHz)

Table 2. Measurement results of the chip's read power sensitivity and impedance(center frequency 912 MHz).

측정 방법	태그 칩	읽기 전력 감도		칩 임피던스	
		P_{th} (dBm)	P_s (dBm)	$R_{cm} \parallel C_{cm}$	Z_{cm}
데이터 시트	Monza 4 Dura	-	-17.5	1650 1.210p	12.5-j143
	G2XL	-	-15.0	1750 0.880p	22.2-j196
RFID 테스트	Monza 4 Dura	-12.6	-16.9	1452 1.210p	14.2-j143
	G2XL	-10.2	-14.8	1720 1.145p	13.4-j151
상용리더	Mercury5	Monza 4 Dura	-10.8	1164 1.224p	17.2-j141
		G2XL	-8.5	957 1.164p	22.9-j146
	CS461	Monza 4 Dura	-10.8	1164 1.224p	17.2-j141
		G2XL	-8.4	917 1.189p	22.9-j146

실험에서 구한 두 칩의 읽기 전력 감도는 데이터 시트와 비교하였을 때, 3.0 dB 정도 크게 산출되었다.

4.2 칩의 임피던스 산출

칩의 임피던스 산출을 위해 그림 4의 테스트 픽스처와 그림 6의 보조 픽스처에 대해 VNA를 이용하여 S-파라미터를 측정 후 Y-파라미터로 변환하였다. 측정에 사용된 VNA는 Agilent사의 PNA-E8364B이며, 설정된 전력 크기는 보조 픽스처의 경우 -5 dBm, 테스트 픽스처의 경우는 앞절에서 산출한 P_{th} 값을 사용하였다.

그림 5의 전기적 등가회로의 파라미터와 칩의 임피던스를 산출하기 위한 회로해석은 Agilent사의 ADS (Advanced Design System)를 이용하였으며, 3가지 방법으로 산출된 칩 임피던스 $R_{cm} \parallel C_{cm}$ 과 직렬 임피던스 Z_{cm} 을 표 2에 수록하였다.

표 2에서, R_{cm} 의 값은 읽기 전력 감도 차이로 인해 각 추출 방법에서 다소의 차이가 있다. C_{cm} 값은 Monza4 칩의 경우 모든 추출 방법에서 크기가 거의 같다. 그러나 G2XL 칩의 경우 데이터 시트의 값에 비해 다른 두 방법에서 추출된 값이 더 크다. 이는 G2XL의 데이터 시트 값은 제조사에서 단순 웨이퍼(wafer) 상에서 측정된 값으로 기생 성분이 포함되지 않았기 때문이다.

4.3 태그 제작

앞 절에 기술된 3가지 방법으로 산출된 칩 임피던스 값과 공액정합이 되도록 안테나를 설계제작한 후

그림 11. 태그 안테나의 임피던스 측정

Fig. 11. Impedance measurement of the tag antenna.

태그로 제작하였다. 안테나는 CST사의 Microwave Studio를 이용하여 설계하였으며, 그림 12와 같이 대칭형 다이폴(dipole)을 기반으로 한 미앤더(meander) 형으로 제작하였다. 안테나 제작에는 Taconic사의 OR-CER RF-35($\epsilon_r = 3.5$, $\tan\delta = 0.0018$) 단층 PCB가 사용되었다.

제작된 태그 안테나의 임피던스는 2포트(2-port) S-파라미터 방법^{[20],[21]}으로 산출하였으며, S-파라미터는 그림 11에 보인 무반향실(anechoic chamber)에서 측정하였다. 그리고 제작된 각 안테나들의 임피던스 Z_a 는 튜닝 과정을 통해 표 2에 수록된 칩 임피던스 Z_{cm} 과의 오차가 3 % 이내에서 공액정합 되도록 하였다. 그 결과로 제작된 태그를 그림 12에 보였으며, 상용 리더를 이용한 방법의 경우에는 칩의 임피던스가 리더와는 무관하게 동일하므로 하나의 태그로 제작하였다.

태그 제작에는 TSSOP형인 Monza 4 Dura 칩을 사용한 태그는 솔더링하였으며, μ FDN 형태의 G2XL 칩을 사용한 태그는 Dr.Tresky사의 T3000-FC3를 이용하여 본딩하였다.

4.4 태그의 인식 거리 측정

표 3. 태그의 인식 거리 측정 결과

Table 3. Measurement results of the tag's maximum read range.

태그 칩	최대 인식 거리(m)							
	Monza4				G2XL			
	측정방법	데이터 시트	RFID 테스터	상용 리더	측정방법	데이터 시트	RFID 테스터	상용 리더
				Mercury5 CS461				Mercury5 CS461
Mercury5		17.00	18.35	19.95 19.60		12.60	18.60	20.00 20.10
CSL461		18.30	19.69	21.80 21.90		8.50	13.10	14.50 14.70

그림 12. 제작된 태그 안테나

Fig. 12. Fabricated tag antennas.

제작된 태그의 인식 거리는 실험에 사용된 상용 리더를 이용해 야외 시험장에서 측정하였다. 리더 안테나는 Motorola사의 AN400을 이용하였다. 태그의 최대 인식 거리 측정시 상용 리더의 출력 전력은 30 dBm으로 설정하여 측정하였으며, 표 3에 그 결과를 보였다.

모든 경우 본 연구에서 제안하는 임피던스 산출 방법(상용 리더를 이용)이 다른 두 방법보다 더 긴 인식 거리(최대 73 %)를 가져왔다. 이것은 리더와의

통신 프로토콜이 최대 인식 거리에 영향을 미치고 있음을 보여주는 것으로, 상용 리더가 최대 인식 거리를 가져 올 수 있도록 최적화되어 있기 때문으로 판단된다.

V. 결 론

본 논문에서는 데이터 시트, 전용 RFID 테스터 그리고 상용리더를 이용한 방법을 통해 UHF 대역 수동형 태그 칩의 읽기 전력 감도와 임피던스를 산출하여 인식 거리를 극대화하는 칩 임피던스 값을 결정하는 방법에 대해 비교분석하였다.

실험결과의 보편성을 확인하기 위해 칩의 마운트 방법이 다른 두 가지 타입(본딩과 솔더링)의 Gen2 칩이 사용되었다. 각 산출 방법에 따라 읽기 전력 감도는 최대 3.0 dB 차이를 보였고, 이에 따라 칩의 임피던스도 인식 거리에 영향을 미칠 정도의 다른 값으로 산출되었다. 이는 태그의 제조공정에서 발생된 기생 성분과 프로토콜 파라미터 설정의 차이에서 기인된 것이다.

각 방법에 의해 산출된 칩 임피던스에 따라 안테나를 설계한 후 태그로 제작하여 인식 거리를 비교하였다. 제안된 방법(상용리더를 이용)으로 산출된 임피던스에 공액 정합된 태그가 인식 거리에서 기존 방법(데이터 시트 및 RFID 테스터 이용 방법)과 비교해 최대 73 % 이상의 인식 거리 개선을 보였다. 이러한 결과는 리더의 통신 프로토콜이 최대 인식 거리에 영향을 미치고 있음을 보여주는 것으로, 리더 제조회사의 자체기술을 통해 인식 거리에 최적화된 프로토콜 파라미터들이 설정되어 있기 때문인 것으로 판단된다. 따라서 상용리더를 이용한 방법은 최대 인식 거리를 얻기 위한 태그 칩의 임피던스를 결정하는 방법으로 유효하게 활용할 수 있을 것으로 사료된다.

References

- [1] L. Ukkonen, L. Sydanheimo, and M. Kivikoski, "A novel tag design using inverted-F antenna for radio frequency identification of metallic objects", *IEEE AW & WC*, pp. 91-94, Apr. 2004.
- [2] K. Finkenzeller, *RFID Handbook*, 2nd Ed., West Sussex, England: Wiley, 2003.
- [3] E. Perret, S. Tedjini, and G. Fongalland, "Trends in the design of RFID tags", *IEEE MTT-S International on Microwave and Optoelectronics Conference*, pp. 1-3, Nov. 2011.
- [3] R. Kronberger, A. Geissler, and B. Friedmann, "New methods to determine the impedance of UHF RFID chips", *IEEE international Conference*, pp. 260-265, Apr. 2010.
- [4] P. Nikitin, V. Rao, R. Martinez, and S. Lam, "Sensitivity and impedance measurements of UHF RFID Chips", *IEEE Trans. on Microwave Theory and Techniques*, vol. 57, no. 5, pp. 1297-1302, May 2009.
- [5] A. Ghiotto, T. P. Vuong, and K. Wu, "Chip and antenna impedance measurement for the design of passive UHF RFID tag", *EuMC*, pp. 1086-1089, Sep. 2010.
- [6] T. Bjorninen, M. Lauri, L. Ukkonen, R. Ritala, A. Z. Elsherbeni, and L. Sydanheimo, "Wireless measurement of RFID IC impedance", *IEEE Trans. on Instrumentation and Measurement*, pp. 3194-3206, Sep. 2011.
- [7] Yang Zheng, Xiuping Li, "Solution of measuring the impedance of encapsulated RFID chip", *ICMMT 2010 Proceedings*, pp. 1518-1521, May 2010.
- [8] P. V. Nikitin, K. V. S. Rao, "Effect of Gen2 protocol parameters on RFID tag performance", *IEEE International Conference on RFID*, pp. 117-122, Apr. 2009.
- [9] Hou Zhou-guo, He Yi-gang, Li Bing, She Kai, Zuo Lei, and Zhu Yan-qing, "Dynamic performance test on UHF RFID tags", *ICCSE on Computer Science and Education*, pp. 1336-1339, Aug. 2010.
- [10] K. V. S. Rao, P. V. Nikitin, and S. F. Lam, "Impedance matching concepts in RFID transponder design", in *4th IEEE Automat. Identification Adv. Technol. Workshop*, pp. 39-42, Oct. 2005.
- [11] Z. N. Chen, *Antennas for Portable Devices*, 1st Ed. New York: Wiley, 2007.
- [12] NXP, "UCODE G2XM and G2XL tag chip data-

- sheet revision 3.7", Data Sheet, 2012.
- [13] Impinj, "Monza 4 Tag chip datasheet revision 5.0", Data Sheet, 2010.
- [14] Impinj, "Monza 5 tag chip datasheet revision 1.1", Data Sheet, 2012.
- [15] Texas Instrumnet, "Ti UHF Gen2 IC antenna design", Reference Guide, 2006.
- [16] Jeenmo Yang, Junho Yeo, "Chip impedance evaluation method for UHF RFID transponder ICs over absorbed input power", *ETRI Journal*, vol. 32, no. 6, pp. 969-971, Dec. 2010.
- [17] EPCglobal UHF Class 1 Gen2 standard [Online]. Available: <http://www.gs1.org/gsm/kc/epcglobal/uhfclg2>
- [18] "Using NI software and hardware to develop and test RFID tags", [Online]. Available: http://www.ni.com/automatedtest/rf_id.htm
- [19] Tektronix digital phosphor oscilloscopes quick start user manual [Online]. Available: <http://www.tektronix.com>
- [20] R. Meys, F. Janssens, "Measuring the impedance of balanced antennas by an S-parameter method", *IEEE Ant. and Prop. Magazine*, pp. 62-65, Dec. 1998.
- [21] X. Qing, K. G. Chean, and Z. N. Chen, "Impedance characterization of RFID tag antennas and application in tag co-design", *IEEE Trans. on Microwave Theory and Techniques*, pp. 1268-1274, May 2009.

심 용 석

1996년 2월: 대구대학교 전자공학과 (공학사)
 1998년 2월: 대구대학교 전자공학과 (공학석사)
 2013년 2월~현재: (주)제이테크원 연구부장
 2000년 3월~현재: 대구대학교 정보통신공학과 박사과정

[주 관심분야] RFID 태그 안테나 설계, 아날로그 회로설계

양 진 모

1980년 2월: 경북대학교 전자공학과 (공학사)
 1989년 2월: 버지니아공과대학교 전기공학과 (공학석사)
 1993년 2월: 조지아공과대학 전기 및 컴퓨터공학과 (공학박사)
 1994년 3월~현재: 대구대학교 전자전기공학부 교수

[주 관심분야] RF 소자 모델링, RFID 태그 설계