도파관 슬롯 커플러용 비대칭 복합 아이리스에 의해 급전되는 중심 종방향 션트-시리즈 결합 슬롯에 관한 연구

A Study of Center Longitudinal Shunt-Series Coupling Slot Fed by Asymmetric Compound Iris for Waveguide Slot Coupler

김 병 문 · 고 지 환* · 조 영 기**

Byung-Mun Kim · Ji-Hwan Ko* · Young-Ki Cho**

요 약

본 논문에서는 도파관 슬롯 배열 안테나 설계 시 분기 도파관 내에서 결합 슬롯과 복사 슬롯 간의 원하지 않는 고차 모드 결합을 줄일 수 있는 슬롯 커플러용 결합 요소를 제안하였다. 제안된 소자는 수직 교차하는 두 도파관이 공유하는 도파관 광벽에 위치한 중심 종방향 션트-시리즈 결합 슬롯과 이를 여기시키는 비대칭 복합 아이리스로 구성된다. 먼저 HFSS를 사용하여 커플러 구조의 산란 계수를 구하고, 결합 슬롯의 T - 회로망 등가 회로의 파라미터를 추출하였다. 또한, 소자의 구조적인 치수를 변화시키면서 공진 길이 및 정규화 어드미턴스와 같은 공진 특성을 분석하였다. 결합 슬롯으로부터 $\lambda_g/4$ 떨어진 단락 블록을 갖는 커플러를 설계 · 제작하여 측정한 실험 결과는 모의실험 결과와 잘 일치하였다.

Abstract

This paper proposes a new coupling element of microwave slot coupler for designing waveguide slot array which can reduce the effect of undesired higher order mode coupling between coupling and radiating slots in the branch waveguide. The proposed device is composed of a centered longitudinal shunt-series coupling slot at the center of broad wall shared by two crossed rectangular waveguides and an asymmetric compound iris that excites the coupling slot. We first have obtained scattering parameters for the proposed coupler by use of EM S/W tool HFSS and then extracted the parameters of T- network equivalent circuit for the coupling slot. We also have analyzed the resonant properties such as resonant length and normalized admittance by changing the geometrical dimensions. The measured results for the fabricated coupler with short-circuited block $\lambda_g/4$ away from the coupling slot are well agreed with the simulated ones.

Key words : Waveguide Coupler, Centered Longitudinal Slot, Asymmetric Compound Iris, Shunt-Series Slot

I. 서 론

도파관 슬롯 배열 안테나의 급전부로는 그림 1에
도시된 바와 같이 급전 도파관(좌우로 뻗은 하나의

「이 논문은 경북대학교 2단계 두뇌한국 21사업에 의하여 지원되었으며, 2012년도 정부(교육과학기술부)의 재원으로 한국연구재단의 지원을 받아 수행된 기초연구사업임(20120007968).」

경북도립대 IT특약 계열(Division of IT Cooperative Systems, Gyeongbuk Provincial College)

*금오공과대학교 전자공학부(School of Electronics Engineering, Kumoh National University of Technology)

**경북대학교 전자공학부(School of Electronics Engineering, IT College, Kyungpook National University)

· Manuscript received February 19, 2013 ; Revised May 23, 2013 ; Accepted May 31, 2013. (ID No. 20130219-026)

· Corresponding Author : Young-Ki Cho (e-mail : ykcho@ee.knu.ac.kr)

그림 1. 기존의 도파관 슬롯 커플러의 구조
Fig. 1. Prior works on the waveguide slot coupler.

도파관)과 복사 도파관(상하로 뺀 여러 개의 도파관)이 만나는 부분에 적절한 결합 슬롯을 배치한 구조에 해당하는 도파관 슬롯 커플러 구조가 오래전부터 널리 연구되었으며, 그림 1(a)~(c)의 3가지 구조가 대표적이다. (a) 구조는 시리즈(series) - 시리즈 형태의 기울어진 결합 슬롯을 사용하였다^[1]. 기울기에 따라 결합되는 양이 조절되지만 결합 슬롯에 의한 고차 모드가 인접한 복사 슬롯에 큰 영향을 주기 때문에 저 부엽 준위의 안테나 설계가 어렵다^{[2],[3]}. 그림 1(b) 구조는 섀트(shunt) - 시리즈 형태의 중심에서 이격된 종 방향 슬롯을 결합 요소로 사용하였다^[4]. 결합 슬롯의 이격 정도가 클수록 결합되는 전력도 커지는 특성을 보이며, 복사 슬롯이 결합 슬롯에 수직으로 배치되므로 고차 모드의 영향이 적다. 그러나 복사 슬롯 배열의 끝 부분이 들쭉날쭉하게 되어 빔 설계뿐만 아니라 제작 상에 큰 어려움이 따른다^[5]. 그림 1(c) 구조는 주 도파관 내의 필드를 교란하는 프로브(probe) 혹은 포스트(post) 형태의 구조물을 배치함으로써 중심 종 방향 결합 슬롯을 강제로 여기시키는 구조로서 구조물의 위치와 모양에 따라 결합되는 양이 조절된다. 기존 연구^{[6]~[8]}에서는 이러한 결합 구조를 안테나의 비공진형 복사 요소로 사용하였다.

본 논문에서는 도파관 슬롯 배열 안테나를 설계할 때 최적화 시간을 단축하고, 빔 성형을 보다 쉽게 할 수 있는 새로운 형태의 도파관 슬롯 커플러 구조를 제안하고 그 공진 특성을 분석하였다. 제안된 커플러의 결합 구조는 중심 종 방향 슬롯이 L형 비대칭 복합 아이리스에 의하여 급전된다. 상용 시뮬레이터(HFSS)를 이용하여 제안된 소자의 산란 계수를 먼저 구하고, 적절하게 표현된 T-회로망 등가 회로

의 파라미터를 추출하였다. 또한, 비대칭 복합 아이리스의 치수 조절에 따른 결합 슬롯의 공진 특성 변화를 분석하여 대규모 슬롯 배열 안테나를 구성하기에 적합한 최적화 구조를 고찰해 보았다. 마지막으로 제안된 슬롯 커플러 구조를 3 dB 전력 분배기로 설계·제작하여 해석의 타당성을 검증하였다.

II. 도파관 슬롯 커플러의 구조 및 공진 특성

2-1 구조 소개

그림 2는 본 논문에서 제안하는 4-단자 도파관 슬롯 커플러 구조를 도시한 것으로 비대칭 복합 아이리스(Asymmetric Compound Iris: ACI)와 결합 슬롯으로 구성되며, 아래의 주 도파관(Main Feed W/G)과 위의 분기 도파관(Branch Radiating W/G)이 90도로 교차되는 지점에 위치한다.

결합 슬롯은 두 도파관이 맞닿아 공유하는 광벽(W/G broad wall)의 중심에 위치하고, 주 도파관의 길이 방향으로 길쭉하게 나 있는 좁은 종 방향 슬롯(longitudinal slot) 형상이며, 그 끝이 반경 r 인 반원으로 종단되어 있어서 총 길이 $l_r (=l_s + 2r)$, 폭 $w_s (=2r)$ 이다. l_r 은 $0.5 \lambda_0$ 에 가깝게 설계한다.

ACI는 결합 슬롯의 아래에 배치된 L자 모양의 두께가 얇은 판재 구조물로서 주 도파관의 횡단면 상에 배치된다. 이와 같은 불연속 구조가 발생시키는 고차 모드의 임피던스 특성을 고려하여 ACI의 가로 획(w_c)을 용량 성분 아이리스(C-type Iris, CI), 세로 획

그림 2. 제안된 도파관 슬롯 커플러
Fig. 2. Proposed waveguide slot coupler.

(h_i)을 유도 성분 아이리스(L-type Iris, LI) 부분으로 나누어 각 치수를 그림 2(b)에 도시하였다.

LI는 주 도파관의 필드를 교란하여 결합 슬롯이 위치한 관벽의 전류를 비대칭적으로 흐르게 한다. 따라서 관벽 중심에 길이 방향으로 길쭉하게 나 있는 결합 슬롯(종방향 슬롯)을 여기서킴으로써 분기 도파관으로 전력이 결합될 수 있도록 역할을 한다. 이 때 LI의 폭 w_l 을 조정하여 결합되는 전력량을 조절할 수 있는데, 이는 ACI가 없는 경우에 결합 슬롯을 중심에서 더 벗어나도록 조정하는 것과 같은 효과이다.

CI는 LI에 의한 유도 성분을 자신의 용량 성분으로 상쇄시켜 줌으로써 즉, ACI를 공진시켜 줌으로써 입사 전력이 커플러를 통하여 분배될 때 주 도파관에서 불필요한 위상 변화를 없애기 위한 용도이다.

2.2 산란 계수 및 T-회로망 등가 회로

제안된 커플러 구조의 반사, 투과, 결합 특성을 살펴보자. 먼저 커플러의 중심 주파수 9.41 GHz, 결합 특성(S_{31} 또는 S_{41})이 약 -9 dB가 만족되도록 결합 슬롯과 ACI의 치수 파라미터를 임의의 초기 값으로 설정하고, 여러 번의 iteration 과정을 통하여 찾은 최적화 값을 표 1에 나타내었다. 모의실험은 상용 시뮬레이터(HFSS)로 수행하였으며, 그 결과들은 각 포트들로부터 슬롯의 중심까지 de-embedding 처리하였다. 결합 슬롯의 길이는 (l_r) 15.81 mm, CI의 높이(h_c) 3.94 mm, LI의 폭(w_l) 5 mm이다.

그림 3에 산란 계수의 모의실험 결과를 제시하였다. 9.41 GHz에서 공진이 발생한다. 주 도파관 내에서 반사 계수(S_{11})와 투과 계수(S_{21})는 크기가 -15.88 dB와 -1.51 dB이며, 위상은 -172.33°와 1.46°이다. 또한, 분기 도파관 내에서 결합계수(S_{31} 과 S_{41})는 크기가 -8.76 dB로 동일하며, 위상은 -89.31°와 90.66°로서 역위상이다. 이 결과로부터 ACI에 의하여 급전되는 중심 종 방향 슬롯은 선트-시리즈 슬

표 1. 도파관 슬롯 커플러의 기하학적인 치수

Table 1. Geometrical dimensions of proposed waveguide slot coupler.

Parameters	a	b	a_1	w_s	w_i	h_l	w_c
Values(mm)	22.86	10.16	1.0	1.5	1.0	9.86	12.86

(a) 크기

(a) Magnitude

(b) 위상

(b) Phase

그림 3. 산란 계수

Fig. 3. S-parameters.

그림 4. T-회로망 등가 회로

Fig. 4. T-network equivalent circuit.

롯임을 확인할 수 있다.

다음으로 등가 회로를 구하고자 제안된 커플러의 결합부 즉, 결합 슬롯과 ACI를 그림 4에 주어진 T-회로망으로 가정하여 파라미터 z_s 와 y_s 를 추출해 보자. 이때 입출력 단자는 주 도파관을 나타내며, 결합 슬롯을 통하여 분기 도파관으로 누설되는 전력은 z_s

그림 5. 정규화 어드미턴스(y_s)와 임피던스(z_s).
Fig. 5. Normalized admittance and impedance.

와 y_s 내에 포함되어 있다. z_s 와 y_s 는 식 (1), (2)로부터 구할 수 있다^[9].

$$z_s = \frac{1 + S_{11} - S_{21}}{1 - S_{11} + S_{21}} \quad (1)$$

$$y_s = \frac{2S_{21}}{(1 - S_{11} + S_{21})(1 - S_{11} - S_{21})} \quad (2)$$

그림 5는 T-회로망(그림 4)의 z_s 와 y_s 를 주파수의 함수로 나타낸 것으로 실수부와 허수부로 각각 분리하였다. 먼저 z_s 는 y_s 에 비하여 매우 작은 값을 관찰할 수 있다. 그 이유는 결합 슬롯이 주 도파관의 축 방향 관 벽 전류에 의한 영향이 미미하기 때문이다. 따라서 제안된 ACI에 의하여 급전되는 결합 슬롯은 전송선로 상에 위치한 하나의 어드미턴스 요소가 된다. 또한, 9.41 GHz에서 y_s 의 허수부(susceptance)는 0이 되며, 실수부(conductance, g)는 0.3802로서 최대임을 확인할 수 있는데, 이는 결합 슬롯이 공진하기 때문이다.

다음으로 결합 전력을 알아보자. 그림 6은 제안된 커플러의 결합부가 공진할 때, 그 등가 회로를 새롭게 도식한 것이다. 이때 포트(port) 2, 3, 4(그림 2)는 완전 정합되어 있고, 입사 전력(P_{in})을 1 W로 가정하자. g 는 앞서 구한 정규화 공진 컨덕턴스로서 분기 도파관으로의 결합 전력(P_{cou})과 관련된다. 반면에 어드미턴스 1은 주 도파관의 정규화 특성 어드미턴스로서 포트 2로의 투과 전력(P_{tra})과 관련된다. P_{ref} 는 결합부에서 포트 1로의 반사 전력이다.

그림 6. 공진시 등가 회로
Fig. 6. Equivalent circuit under resonant condition.

그림 6의 등가 회로를 참고하여 결합부에서의 반사, 투과, 결합 전력을 구하면 식 (3)~(5)와 같이 표현되고, $P_{ref} + P_{tra} + P_{cou} = P_{in}(=1)$ 의 관계를 만족한다. 또한, 정규화 공진 컨덕턴스 g 는 식 (6)과 같이 결합 전력과 투과 전력의 비로서 주어짐을 확인할 수 있다. 한 예로서 표 1에 제시된 설계 치수로 제한된 커플러 구조를 모의 실험한 경우에 $P_{ref}=0.0255$, $P_{tra}=0.7061$, $P_{cou}=0.2684$, $g=0.38$ 이다.

$$P_{ref} = |S_{11}|^2 \quad (3)$$

$$P_{tra} = (1 - |S_{11}|^2) \cdot \frac{1}{1 + g} \quad (4)$$

$$P_{cou} = (1 - |S_{11}|^2) \cdot \frac{g}{1 + g} \quad (5)$$

$$g = \frac{P_{cou}}{P_{tra}} \quad (6)$$

결합 슬롯을 정규화 공진 컨덕턴스 g 로 표현하면, 평면 도파관 종 방향 슬롯 배열 안테나에서 E-면 빔 성형을 위한 개구면 전력 분포 설계 및 임피던스 정합이 용이하다^[10].

2.3 치수 조절에 따른 공진 특성 분석

그림 7은 결합 슬롯의 길이(l_r) 조절에 따른 공진 주파수와 정규화 공진 컨덕턴스(g)의 변화를 도시한 것이다. 치수는 표 1를 기반으로 $h_c=3.94$ mm, $w_l=5$ mm이며, l_r 의 가변 범위는 15.61~16.01 mm이다. 모의실험 결과, l_r 이 증가함에 따라 공진 주파수는 9.51~9.30 GHz로 평균(0.105 GHz)/(0.2 mm) 감소하며, g 는 0.372~0.390로 평균 0.009/(0.2 mm) 증가하지만 변화폭이 미미하다. 따라서 슬롯 길이를 조정함으로써 결합되는 신호의 주파수는 선택적으로 조절

그림 7. 슬롯 길이에 대한 공진 주파수 및 정규화 공진 컨덕턴스($h_c=3.94$ mm, $w_l=5$ mm).

Fig. 7. Normalized resonant conductance and resonant frequency versus slot length($h_c=3.94$ mm, $w_l=5$ mm).

할 수 있지만, 결합되는 전력량을 충분히 조절할 수 없다.

그림 8(a)는 유도성 아이리스(LI)의 폭(w_l) 조정에 따른 정규화 어드미턴스의 실수부(conductance, g)와 허수부(susceptance, b)의 변화를 도시한 것이다. 치수는 표 1를 기반으로 $h_c=3.94$ mm, $l_r=15.81$ mm이며, w_l 의 가변 범위는 4~6 mm이다. 모의실험 결과, w_l 이 증가함에 따라 g 는 0.240~0.459로 증가한다. 이때 $w_l=5.25$ mm까지는 g 가 선형적으로 증가(0.028/0.2 mm)하고, 그 이상의 치수에서는 증가분이 서서히 포화됨을 관찰할 수 있다.

반면에 b 는 w_l 이 증가함에 따라 0.105~-0.0238의 값을 가지며, 전반적으로 감소하는 경향을 보인다. 선형 감소 구간($w_l<5.25$ mm)에서는 0.019/(0.2 mm)의 비율로 감소한다. 특이한 점은 $w_l<5.5$ mm에서 b 곡선의 기울기가 음수로서 줄어들다가 $w_l>5.5$ mm에서는 양수로서 증가한다. 그 이유는 아이리스 단면에서 전계분포를 도시한 그림 9를 보면 높이가 부분적으로 채워진 유도성 아이리스(LI)와 주 도파관 관벽 사이의 용량 성분은 w_l 이 증가함에 따라 증가폭이 유도성분에 비해 더 커지기 때문이며, 또한 이것으로 인해 컨덕턴스 증가가 정제된다.

그림 8(b)는 용량성 아이리스(CI)의 높이(h_c) 조정

(a) $l_r=15.81$ mm, $h_c=3.94$ mm

(b) $l_r=15.81$ mm, $w_l=5$ mm

그림 8. 아이리스 높이와 폭에 대한 정규화 어드미턴스
Fig. 8. Normalized admittance versus height and width of the iris.

그림 9. 비대칭 복합 아이리스 단면에서 전계분포
Fig. 9. Electric field distribution at the cross section existing asymmetric compound iris.

표 2. 도파관 슬롯 커플러의 아이리스 기구 치수

Table 2. Parameters of waveguide slot coupler.

Parameters	Case I	Case II	Case III	Case IV
w_c (mm)	22.86	12.86	22.86	12.86
h_l (mm)	10.16	10.16	9.86	9.86

에 따른 정규화 어드미턴스의 실수부(conductance, g)와 허수부(susceptance, b)의 변화를 도시한 것이다. 치수는 표 1을 기반으로 $w_l=5$ mm, $l_r=15.81$ mm이며, h_c 의 가변 범위는 3.64~4.24 mm이다. 모의실험 결과로부터 h_c 가 증가함에 따라 g 는 0.343~0.424로 평균 0.027/(0.2 mm) 증가하고, b 도 $-0.086\sim 0.098$ 로 평균 0.061/(0.2 mm) 증가함을 확인할 수 있다.

그림 10은 표 2의 4가지 경우에 대해서 유도성 아이리스 폭 w_l 범위 1~6 mm에 대한 정규화 공진 컨덕턴스 g_r 와 공진 길이 l_r 도 증가함을 보여주며, 또한 공진을 위해서 용량성 아이리스 높이 h_c 도 증가함을 보여주고 있으나, 각 경우들의 특성들 간에는 다소 간의 차이가 있다. 그림 10(a)에서 도파관 높이 b 와 같은 $h_l=10.16$ mm인 경우 I, II에서 w_l 이 3 mm 이상에서 공진 슬롯 컨덕턴스 g_r 는 급증한다. 경우 II, IV는 경우 I, III에 비해 더 큰 컨덕턴스를 갖는 것은 그림 9에서 보면 용량성 아이리스의 폭이 도파관의 하측 광벽을 부분적으로 채워지면서 아이리스 단면에서 하측의 전자계를 아이리스 반대편으로 좀 더 이격시키는 효과가 나타나기 때문이다. 도파관 폭 a 와 같은 $w_c=22.86$ mm인 경우 III, IV는 작은 슬롯 공진 컨덕턴스를 만들 수 있다. 보다 작은 컨덕턴스를 가지는 도파관 슬롯 커플러는 고 이득과 저 부엽 준위(SLL: Side Lobe Level)를 갖는 대규모 슬롯 배열에 보다 더 적합하다.

그림 10(b)에서 보여주는 바와 같이 유도성 아이리스 폭 w_l 이 증가하면 경우 III, IV의 슬롯 공진 길이는 경우 I, II의 그것과 비교하면 변화가 적다.

특히 경우 IV에서 유도성 아이리스 폭 w_l 범위 1~6 mm에 대한 공진 슬롯 길이 변화는 주파수 9.41 GHz에서 $0.487\sim 0.496 \lambda_0$ 범위에 있으며, 약 $0.5 \lambda_0$ 정도이다. 또한, 경우 I, II에서 용량성 아이리스 높이 h_c 는 선형적으로 증가하는 반면, 경우 III, IV는 w_l 이 5 mm 이상이 되면 변화가 미미하다. 이유는 그

(a) 정규화 공진 컨덕턴스

(a) Normalized resonant conductance

(b) 공진 길이

(b) Resonant length

그림 10. 유도성 아이리스 폭에 대한 제안된 슬롯의 특성

Fig. 10. Characteristics of the proposed slot against the width of inductive iris.

림 8에서와 같이 유도성 아이리스와 주 도파관 광벽 사이의 용량 성분이 유도성 아이리스 폭 w_l 이 증가함에 따라 점차 증가폭이 커지기 때문이며, 경우 IV가 경우 III에 비해 용량성 아이리스 높이 h_c 가 낮은 것은 용량성 아이리스의 가장자리 부분에 전하가 집중되어 용량 성분이 증가하기 때문이다.

도파관 슬롯 커플러에서 비대칭 복합 아이리스의 선택은 공진 컨덕턴스의 범위와 기계 가공, 무게 등을 고려해야 한다. 도파관 슬롯 커플러가 3개 이하

의 작은 배열에 적용될 때, 경우 I, II가 적용 가능하며, 중간 규모 배열에 적용될 때, 모든 경우가 적용 가능하다. 그리고 대규모 배열에 적용될 때, 경우 I, III이 적용 가능하다.

주목해야 할 사항은 경우 IV에 의해 급전되는 커플러에서 유도성 아이리스 폭 w_l 변화에 대해서 공진 슬롯 길이 l_r 및 용량성 아이리스 높이 h_c 의 구조 변화가 적은 것은 주변 영향에 둔감하다는 것이다.

단일 도파관 슬롯 커플러 설계를 위하여 경우 II에 의해 급전되는 셉트-시리즈 슬롯에 대한 그림 9의 곡선들은 범위 $1 \leq w_l \leq 6$ 에서 유도성 아이리스 폭(w_l)에 대하여 3차와 4차 다항식 함수로 다음과 같이 데이터 피팅(data-fitting)하였다.

$$g_r(w_l) = (0.1131 w_l^4 - 1.0538 w_l^3 + 3.8450 w_l^2 - 5.7068 w_l + 2.8307) \times 10^{-3} \quad (7)$$

$$l_r(w_l) = (2.2222 w_l^3 + 6.6667 w_l^2 + 0.1587 w_l + 15510.0) \times 10^{-3} \quad (8)$$

$$h_c(w_l) = (4.1667 w_l^3 - 29.6429 w_l^2 + 949.0480 w_l + 210.0) \times 10^{-3} \quad (9)$$

III. -3 dB 도파관 슬롯 커플러의 설계 및 제작

그림 11은 분기 도파관의 포트 3과 포트 4로 각각 -3 dB 전력을 결합시키는 도파관 슬롯 커플러의 구조와 등가 회로를 도시하였다. 이 커플러의 포트 2는 슬롯의 중심으로부터 $0.25 \lambda_g$ (guidance wave length)

그림 11. -3 dB 도파관 슬롯 커플러
Fig. 11. -3 dB waveguide slot coupler.

표 3. 제안된 도파관 슬롯 커플러의 기구 치수

Table 3. Parameters of proposed waveguide slot coupler.

Parameters	Unit	w_l	l_r	h_c	d
Initial val.	mm	5.06	15.97	4.80	11.105
Optimized val.	mm	5.06	16.06	4.92	11.105

떨어진 위치에 완전 도체 블록으로 단락시키고, 임피던스 정합을 위하여 슬롯의 정규화 공진 컨덕턴스 g_r 는 1로 하였다. 아이리스 구조는 표 2에서 경우 II를 적용하였다. 슬롯의 정규화 공진 컨덕턴스 g_r 이 1에 해당하는 유도성 아이리스의 폭 w_l , 슬롯 공진 길이 l_r , 용량성 아이리스의 높이 h_c 의 초기 값은 식 (7)~(9)를 활용하여 계산하였으며, HFSS를 활용하여 특성을 최적화한 기구치수를 표 3에 나타내었다.

그림 12는 제안된 도파관 슬롯 커플러의 제작 사진을 도시한 것이다. 제안된 구조는 복층 구조로서 기존의 단층 구조^[11]에 비하여 부피가 다소 크고, 제작 상에 약간의 어려움이 있지만, 안테나 표면적을 줄일 수 있으며, E-면에서 빔 성형이 용이하고, second order beam^[9]을 줄일 수 있는 장점을 가지고 있다.

고 정밀 와이어 방전기(Wire electro - discharge machine)를 활용하여 먼저 결합 슬롯이 가공된 중간 도체 평판을 가공하였으며, 다음으로 포트 2가 도체 블록으로 단락되어 있으며, 표 2에 나타난 'case II'의 ACI를 포함하는 하측 블록(주 도파관용)이 제작되었다. 상측 도체 블록(분기 도파관용)은 밀링 머신(milling machine)으로 정밀 가공하였으며, 이렇게 제작된 2개의 블록(상측과 하측)과 결합 슬롯이 가공된 평판은 나사로 결합하였다. 여기서 가공된 도체는 알루미늄을 사용하였다. 제안된 커플러의 산란 계수(S-parameter)는 벡터 회로망 분석기(VNA, Anritsu 37397D)를 통하여 측정하였다. 예를 들어 S_{41} 을 재고자 하는 경우에 S_{21} 은 단락되어 있으므로 의미가 없고, 포트 3에 W/G termination을 연결한 이후에(그림 12(b) 참조, 정합을 위함임) 포트 1과 포트 4 각각에 도파관 어댑터를 달고서 측정하면 S_{11} 과 S_{41} 을 동시에 잴 수 있다. 또한, S_{31} 도 포트 4에 W/G termination을 달면 같은 방법으로 측정할 수 있다.

이러한 측정 환경은 도파관 포트 만을 사용하는

(a)

(b)

그림 12. 도파관 슬롯 커플러 사진
Fig. 12. Photo of waveguide slot coupler.

그림 13. 측정된 산란 계수
Fig. 13. Measured S-parameter.

시뮬레이션 환경과 다르기 때문에 그림 13에서 보여주는 바와 같이 측정값과 시뮬레이션 값이 약간 다른 결과를 야기시킨다. 측정 결과, 공진 주파수 9.41 GHz에서 $S_{11} = -23.8$ dB, $S_{31} = -3.03$ dB, $S_{41} = -2.97$ dB이며, 포트 3과 포트 4의 위상차는 약 177.2° 를 나타낸다. 측정값과 시뮬레이션 값 사이의 차이는 커

플러에 결합되어 있는 어댑터와 도파관 터미네이터의 영향이 크며, 배제하기는 대단히 어렵다.

IV. 결 론

본 논문에서는 평면 도파관 슬롯 배열 안테나의 급전 구조로 사용되어 다양한 장점을 갖는 슬롯 커플러 용 결합요소를 제안하였다. 본 소자는 중심 종방향 선트-시리즈 결합 슬롯이 비대칭 복합 아이리스에 의하여 급전되는 구조를 갖는다. 기존에 널리 사용된 구조로 중심에 배치된 기울어진 슬롯과 중심에서 이격된 종 방향 슬롯이 있다. 제안된 구조는 전자에 비하여 분기 도파관 내에서 결합 슬롯과 복사 슬롯 간의 고차 모드에 의한 결합 효과를 줄일 수 있으며, 시리즈-시리즈 결합 특성을 갖는 전자보다 주 도파관(또는 급전 도파관) 내에서 결합 슬롯과 단락 블록 간의 간격을 $\lambda_g/4$ 로 줄임으로써 소형화 설계가 가능하다. 또한, 후자에 비하여 분기 도파관의 광벽에 위치하는 복사 슬롯의 2차원적인 배열을 끝부분이 가지런하도록 할 수 있어, E-면 상에서 낮은 부엽 준위의 복사 패턴을 갖는 배열 안테나 설계에 유리하다. 본 구조의 해석 및 설계 결과의 타당성을 검증하기 위하여 주 도파관 내에서 결합 슬롯으로부터 $\lambda_g/4$ 떨어진 곳에 단락 블록이 위치한 -3 dB 슬롯 커플러 구조를 실제로 설계·제작하였다. 측정 결과와 모의 실험 결과는 잘 일치하였다.

References

- [1] S. R. Rengarajan, "Analysis of a centered-inclined waveguide slot coupler", *IEEE Trans. Microwave Theory Tech.*, vol. 37, pp. 884-889, May 1989.
- [2] G. Mazzarella, G. Montisci, "Accurate modeling of coupling junctions in dielectric covered waveguide slot arrays", *Progress in Electromagnetic Research M*, vol. 17, pp. 59-71, 2011.
- [3] S. R. Rengarajan, G. M. Shaw, "Accurate characterization of coupling junctions in waveguide fed planar slot arrays", *IEEE Trans. Microwave Theory Tech.*, vol. 42, pp. 2239-2247, 1994.
- [4] S. R. Rengarajan, "Characteristics of a longitudinal-

- transverse coupling slot in crossed rectangular waveguide", *IEEE Trans. Microwave Theory Tech.*, vol. 37, pp. 1171-1187, Oct. 1957.
- [5] L. A. Kurtz, J. S. Yee, "Second-order beams of two-dimensional slot arrays", *IRE Transactions of Antennas and Propagation*, pp. 356-362, Oct. 1957.
- [6] A. An, S. Das, "A novel virtually centered broad wall longitudinal slot for antenna application", *International Journal of RF and Microwave Computer-Aided Engineering*, vol. 20, no. 3, pp. 272-278, May 2010.
- [7] A. Datta, A. Chakraborty, and B. N. Das, "Analysis of a trip loaded resonant longitudinal slot in the broad wall of a rectangular waveguide", *IEE Proceedings Part H - Microwaves, Antennas, and Propagation*, vol. 140, no. 2, pp. 135-140, Apr. 1993.
- [8] S. Chatterjee, R. Ghatak, and D. R. Poddar, "Analysis of asymmetric iris excited centered slot antenna on the broad wall of rectangular waveguide", *ICIEE-2011, IPCSIT*, Bangkok, Thailand, vol. 6, pp. 75-79, May 2011.
- [9] S. Das, A. Chakraborty, and A. Chakraborty, "Characteristics of an offset longitudinal/transverse slot coupled crossed waveguide junction using multiple cavity modeling technique considering the TE₀₀ mode in the slot aperture", *Progress in Electromag. Research*, vol. 67, pp. 297-316, 2007.
- [10] W. L. Stutzman, G. A. Thiele, *Antenna Theory and design, 2nd Edition*, pp. 537-550, 1998.
- [11] M. Anto, J. Hirokawa, "Center fed single layer slotted waveguide array", *IEEE Trans. APS.*, vol. 54, no. 4, pp. 1474-1480, 2007.

김 병 문

1986년 2월: 경북대학교 전자공학과 (공학사)
1988년 2월: 경북대학교 전자공학과 (공학석사)
1998년 6월: 경북대학교 전자공학과 박사수료
1990년 1월~1997년 2월: LG정밀

선임연구원

1997년 3월~현재: 경북도립대학교 IT특약계열 부교수
[주 관심분야] 안테나설계, 초 고주파 도파관 및 부품 설계, EMI/EMC, Radar 등

조 영 기

1978년: 서울대학교 전자공학과 (공학사)
1981년: 한국과학기술원 전기 및 전자공학과 (공학석사)
1998년: 한국과학기술원 전기 및 전자공학과 (공학박사)
2008: 한국전자과학회 회장

1981년~현재: 경북대학교 IT대학 전자공학부 교수

[주 관심분야] 전자기 산란 및 복사, 주기 구조, 안테나 이론 등

고 지 환

1982년 2월: 경북대학교 전자공학과 (공학사)
1985년 8월: 경북대학교 전자공학과 (공학석사)
1998년 2월: 경북대학교 전자공학과 (공학박사)
1985년~2000년: 한국전자통신연구원

원 연구원

2000년~현재 금오공과대학교 전자공학부 교수
[주 관심분야] 안테나설계, 초 고주파 도파관 및 부품 설계, 전자파산란, 위성통신