HVDC 적용을 위한 MMC 기반 Back-to-Back 컨버터의 스위칭레벨 동작분석

Switching-Level Operation Analysis of MMC-based Back-to-Back Converter for HVDC Application

홍 정 원* · 정 중 규* · 유 승 환* · 최 중 윤** · 한 병 문†

(Jung-Won Hong · Jong-kyou Jeong · Seong-Hwan yoo · Jong-Yun Choi · Byung-Moon Han)

Abstract - This paper describes a switching-level operation analysis of BTB(Back-To-Back) converter for HVDC(high voltage DC) application based on MMC(modular multi-level converter). A switching-level operation analysis for BTB converter is very important to understand the converter operation in detail and check the voltage and current transients in each components. However, the development of switching-level simulation model for the actual size BTB Converter is very difficult because the MMC normally has more than 150 sub-modules for each arm. So, a switching level simulation model for the 11-level MMC-based BTB converter was developed with PSCAD/EMTDC software, which has 12 sub-modules for the positive arm and another 12 sub-modules for the negative arm. The DC-voltage balance algorithm, the circulating-current reduction algorithm, the harmonic reduction algorithm, and the redundancy operation algorithm were included in this simulation model. The developed simulation model can be utilized to analyze the MMC-based BTB converter for HVDC application in switching level and to develop the protection scheme for the MMC-based BTB converter for HVDC application.

Key Words : HVDC(high voltage DC) system, VSC(voltage source converter), MMC(modular multi-level converter), SM(sub-module), DC voltage balance, circulating current, Redundancy module, Harmonic reduction

1. 서 론

최근 대단위 풍력발전단지가 해상에 설치되면서 여기서 생산된 전력을 육지로 전송하는 방식으로 MMC를 기반으로 한 전압형 HVDC 시스템이 개발되어 채택되고 있다. 전압형 HVDC 시스템은 1990년대 말 ABB사가 스웨덴 Gotland 섬에 80kV/50MW 파이프라인 시스템을 설치 운영하면서 시작되었는데 Thyristor를 기반으로 하는 전류형 HVDC에 비해 Black Start가 가능하고 진-지상 영역에서 동작이 가능한 장점을 가지고 있어 점차 설치가 증가하고 있다[1]. 그런데 ABB사가 초창기에 개발한 전압형 HVDC는 동작전압과 전송용량을 증대하기 위해 스위칭소자를 직렬로 연결하고 PWM 스위칭 방식을 채택하였다. 이 방식은 다수의 스위칭소자를 직렬로 결합하기 위해 각 소자에 걸리는 전압을 균등하게 유지하기 위해 복잡한 클램프 회로와 게이팅신호의 타이밍기법을 필요로 한다[2].

스위칭소자를 직렬로 결합하는 방식의 단점을 해결하고자

제안된 방식이 스위칭소자를 가지고 half-bridge 형태의 SM(sub-module)을 구성하고 이를 직렬로 결합한 MMC(modular multi-level converter)이다[3, 4]. MMC는 스위칭소자를 직렬로 결합하여 구성된 전압원 컨버터에 비해 DC 전압의 Balancing이 용이하고, 기본파로 스위칭을 하므로 스위칭손실이 낮으며, 생성하는 출력전압의 고조파 레벨이 낮은 장점을 갖는다[5].

직류송전에 적용할 목적으로 MMC의 토폴로지를 제안하고 동작을 분석한 것은 독일 Budeswher 대학의 Marquart 교수이다. 그는 MMC-기반 HVDC 축소모형을 제작하여 실험실에서 상세하게 동작을 분석하였다[6, 7]. 이렇게 실험실에서 검증된 MMC-기반 HVDC 시스템 기술은 Siemens사에 이전되어 전 세계적으로 처음 200kV/400MW 용량의 HVDC 시스템이 미국 샌프란시스코 근방에 설치되어 운용하고 있다[8].

ABB사도 효율개선을 위해 초기에 개발한 스위칭소자를 직렬로 결합한 방식은 포기하고, 현재는 half-bridge SM을 구성하는 각 스위치를 다수의 스위칭소자를 직렬로 결합하여 구성하고 이 SM을 직렬로 결합하여 MMC를 구성한다. MMC-기반 HVDC 시스템은 소자와 시스템 설계 기술의 발달로 그 전송용량이 급격히 증가하고 있어 향후 Thyristor를 기반으로 하는 전류형 HVDC 시스템을 대체할 수 있을 것으로 보인다.

신규로 설치될 MMC-기반 HVDC 시스템의 동작을 체계적으로 이해하여 시스템을 설계하고 고장 시 발생하는 제반 문제를 파악하여 시스템을 보호하는 기법을 도출하기 위해

* Dept. of Electrical Engineering, Myongji University, Korea

** Hyosung Corporation and Dept. of Electrical Engineering, Myongji University, Korea

† Corresponding Author : Dept. of Electrical Engineering, Myongji University, Korea

E-mail : erichan@mju.ac.kr

Received : May 7, 2013; Accepted : August 26, 2013

서는 시뮬레이션 모델의 개발이 필요하다. 그런데 실제 MMC-기반 HVDC 시스템은 각상 한 암(Arm)당 150개의 SM을 가지고 있어 스위칭-레벨로 동작을 분석하는 것이 불가능하다.

각 SM을 구성하고 있는 스위칭소자와 수동소자를 개별적으로 고려하는 대신 SM 하나를 충·방전 조절이 가능한 등가전원으로 모델링하고 이들 등가전원 150개를 직렬로 결합하여 각상 한 암을 구성하여 시뮬레이션을 실시하는 방법이 몇몇 연구자에 의해 개발되었다[9-11]. 그러나 이 경우 시뮬레이션의 복잡성은 단순화 할 수 있으나 실제 MMC 컨버터의 동작을 스위칭-레벨로 분석하는 것이 불가능하다. 따라서 MMC-기반 HVDC 컨버터를 설계하거나 전력전자적인 관점에서 분석하는 것이 불가능하다.

본 논문에서는 MMC-기반 HVDC 시스템의 동작을 스위칭-레벨에서 분석하고 MMC 컨버터를 설계하는데 활용할 목적으로 각상 한 Arm당 12개의 SM을 갖는 MMC-기반 BTB HVDC 시스템을 대상으로 시뮬레이션 모델을 개발한 내용을 기술하고 있다. 개발한 시뮬레이션 모델에서는 각 SM의 DC 전압 평형유지 알고리즘, 순환전류 억제제 위한 알고리즘, 교류 출력전압의 고조파를 저감하기 위한 알고리즘, 그리고 고장이 발생한 SM을 바이패스 하는 알고리즘을 채택하였다.

2. MMC(Modular Multi-level Converter)

2.1 MMC의 구성

그림 1 MMC와 SM의 구조, (a) 3상 MMC 시스템, (b) SM(하위 모듈), (c) 등가 회로

Fig. 1 Design of MMC and SM, (a) 3-phase MMC system, (b) SM(sub-module), (c) Equivalent circuit

그림 1은 3상으로 구성된 MMC의 회로 구성도이다. MMC의 한 상은 상·하단 두 개의 암과 두 개의 암 리액터로 구성되며, 각 암은 직렬로 연결된 SM로 구성이 된다. MMC를 구성하는 SM은 두 개의 자기소호가 가능한 반도체 스위치와 하나의 커패시터로 구성되어 있다. SM은 상·하단 반도체 스위치의 ON/OFF 동작과 전류방향에 따라 출력 측 터미널 전압을 커패시터의 전압 또는 영 전압으로 형성하며,

이 때 커패시터의 양극을 통해 전류가 흘러 들어갈 때 커패시터의 전압은 상승하고, 커패시터의 양극을 통해 전류가 나갈 때는 커패시터의 전압은 하강한다. 그러므로 SM의 커패시터 전압은 반도체 스위치의 동작과 전류의 방향에 따라서 변동되며, 적절한 스위칭 동작을 하지 않으면 특정 SM의 커패시터 전압이 크게 상승하거나 크게 하강하여 SM의 출력 터미널 전압을 적절하게 형성하지 못하게 된다. 이는 MMC의 출력전압의 THD(Total Harmonic Distortions)를 상승시키는 결과를 초래한다. 그러므로 모든 SM의 커패시터 전압을 일정 값으로 유지시키는 것은 매우 중요하다.

MMC는 컨버터의 대용량화를 위해 제안된 다이오드 클램프 방식 또는 플라이잉 커패시터 방식 멀티레벨 컨버터가 갖는 단점인 시스템구성의 복잡성과 모듈화의 어려움을 해결할 수 있는 시스템이다. MMC는 여러 개의 독립적인 모듈을 이용하여 전체 컨버터 시스템을 구성함으로써 다음과 같은 장점을 가지고 있다.

- Staircase modulation 방식을 사용하면 SM을 구성하는 반도체 스위치의 스위칭 주파수가 전원주파수의 3배 정도의 낮은 주파수로 동작하여 PWM 방식에 비해 운전 손실을 줄일 수 있다.
- Staircase modulation 방식에 의해 형성된 MMC의 출력전압은 정현파에 가깝게 형성되기 때문에 출력단의 필터가 매우 작거나 없어도 되므로 설치면적이 약 40%가 감소된다.
- MMC의 구성은 모듈 단위로 이루어지기 때문에 적용되는 환경의 전압레벨 및 용량에 매우 유연하게 대응할 수 있으며, 용량의 확장은 1000MW까지 가능하다
- MMC의 출력전압은 정현파에 근사한 모양으로 형성되어 Standard AC 변압기의 사용이 가능하다.
- DC 단에 대용량 커패시터가 불필요하기 때문에 낮은 di/dt, dv/dt 특성을 갖는다.

그림 2 내부 전류에 따른 SM의 3가지 상태

Fig. 2 3 State of SM according to inner current

MMC를 구성하는 SM의 동작 상태는 반도체 스위치의 동작과 전류방향에 따라 크게 3가지로 구분할 수 있다. 그림 2는 반도체 스위치 동작과 전류 방향에 따른 SM의 3가지 동작 상태를 나타내었다. 첫 번째 동작 상태는 두 개의 반도체 스위치가 모두 OFF된 상태로 전류의 방향에 따라 상단 스위치를 통해 커패시터를 충전하거나 하단 스위치를 통해 Bypass된다. 두 번째 동작 상태는 SM의 ON상태이며, 상단 스위치만 ON된 상태로 전류의 방향에 따라 상단

스위치의 역방향 다이오드를 통해 커패시터를 충전하거나 상단 스위치를 통해 커패시터를 방전한다. 이 때 SM의 출력 터미널에는 커패시터의 전압이 출력된다. 세 번째 동작 상태는 SM의 OFF상태이며, 하단 스위치만 ON된 상태로 전류의 방향에 따라 하단 스위치를 통해 Bypass되거나, 하단 스위치의 역방향 다이오드를 통해 Bypass된다. 이 때 SM의 출력 터미널에는 영 전압이 출력된다.

Staircase modulation 방식을 이용하여 MMC의 출력전압을 형성하는 경우, 출력전압의 레벨은 암을 구성하는 SM의 개수에 의해 결정된다. 본 절에서는 예비모듈은 고려하지 않았다. 그림 1과 같이 암을 구성하는 SM의 개수가 n 이라면, 출력전압의 전압레벨은 $n+1$ 로 형성이 된다. 출력전압의 각 레벨은 상·하단 암의 ON 상태인 SM 개수에 의해 결정된다. 중성점을 기준으로 영전압을 형성하기 위해서는 상단 암의 전체 SM 중 $n/2$ 개와 하단 암의 전체 SM 중 $n/2$ 개가 ON 되어야 한다. 중성점을 기준으로 양(+)의 1-레벨 전압을 형성하기 위해서는 상단 암의 SM 중 $n/2-1$ 개의 SM이 ON 되어야 하며, 하단 암의 SM 중 $n/2+1$ 개의 SM이 ON되어야 한다. 반대로 음(-)의 1-레벨 전압을 형성하기 위해서는 상단 암의 SM 중 $n/2+1$ 개의 SM이 ON 되어야 하며, 하단 암의 SM 중 $n/2-1$ 개의 SM이 ON되어야 한다. 출력전압이 중성점을 기준으로 양의 $n/2$ -레벨 전압을 형성하기 위해서는 하단 암의 모든 SM이 ON되고, 상단 암의 모든 SM이 OFF 되어야 한다. 반대로 음의 $n/2$ -레벨 전압을 형성하기 위해서는 상단 암의 모든 SM이 ON되고, 하단 암의 모든 SM이 OFF되어야 한다.

2.2 SM 커패시터 전압균등 알고리즘

SM이 ON 상태일 때, 출력터미널에는 커패시터의 전압이 형성되는데 3상의 상·하단 암의 모든 SM의 커패시터 전압이 일정값(DC-link전압/ n)을 유지하지 못한다면 MMC의 출력전압 파형은 정현파에 가까운 파형으로 형성되지 못하며, THD가 상승한다. 또한 SM의 반도체 스위치에 불균등한 전압 스트레스를 줌으로써 악영향을 미친다.

그림 3 SM 커패시터 전압 균등 알고리즘

Fig. 3 SM capacitor voltage balancing algorithm

그러므로 MMC의 모든 SM 커패시터 전압은 일정 값을 유지해야 한다. 이를 위해 본 논문에서는 제어주기마다 각 암별로 SM 커패시터 전압을 측정하고 sorting 알고리즘을 통해서 내림차순 또는 오름차순으로 측정된 SM 커패시터 전압을 정렬한다. MMC가 출력해야 할 전압의 레벨이 결정되면, 이 전압을 형성하기 위한 상·하단 암 SM의 ON 상태 개수와 OFF 상태 개수가 결정이 된다. SM은 ON 상태일 때 전류의 방향에 따라서 커패시터 전압이 충전되거나 방전되는데, 만약 전류의 방향이 SM의 커패시터를 충전하는 방향으로 흐른다면 sorting 알고리즘에 의해 정렬된 커패시터의 전압 중에서 작은 전압을 갖는 커패시터가 속한 SM들이 일정 전압을 유지하기 위해 ON 되어야 하는 개수만큼 ON 된다. 반대로 전류의 방향이 SM의 커패시터를 방전하는 방향으로 흐른다면 sorting 알고리즘에 의해 정렬된 커패시터의 전압 중에서 큰 전압을 갖는 커패시터가 속한 SM들이 일정 전압을 유지하기 위해 ON 되어야 하는 개수만큼 ON 된다. 그림 3은 MMC를 구성하는 모든 SM의 커패시터전압을 일정하게 유지하기 위한 DC 전압 밸런싱(Balancing) 알고리즘을 다이어그램으로 나타낸 것이다.

2.3 SM 커패시터 설계

SM의 커패시터 전압을 일정하게 유지하기 위한 알고리즘에 의해 매 주기마다 또는 여러 주기마다 SM의 ON/OFF 상태는 변동된다. 이에 따라 커패시터의 충·방전동작은 반복이 되고, 커패시터 전압은 일정 값을 기준으로 흔들린다. 커패시터의 전압 흔들림이 일정 기준값을 벗어나면 출력전압의 리플이 증가하게 되어 전체적인 제어성능이 떨어진다. 그러므로 커패시터의 전압 흔들림을 일정한 기준 값 이하로 유지시켜야 한다. 그렇게 하기 위해서는 SM의 에너지 입·출입 관계를 수식적으로 유도하여 시스템 조건에 따른 커패시터의 용량설정이 이루어져야 한다. 이는 이미 몇몇 연구자들에 의해 수식적으로 해석이 되었으며, 설정하고자 하는 전압 흔들림의 범위에 따른 커패시터의 용량이 결정되는 수식이 있어 이를 인용하여 구현하고자 하는 MMC 시스템의 SM 커패시터 용량을 설정하였다[12]. 인용된 수식은 식 (1)과 같으며, 각 파라미터에 대한 설명은 표 1과 같다.

$$C_0 = \frac{\overline{P_d}}{3 \times k \times n \times w_n \times \epsilon \times (\overline{U_c})^2} \times \left(1 - \left(\frac{k \times \cos \phi}{2}\right)^2\right)^{\frac{3}{2}} \quad (1)$$

표 1 SM 커패시터 설계 파라미터

Table 1 SM capacitor design parameter

symbol	description
$\overline{P_d}$	$S \times \cos \phi$
k	Voltage Modulation Index
n	The Number of SMs per Arm
w_n	Fundamental Frequency
ϵ	Voltage Ripple of the Capacitor
$\overline{U_c}$	Mean Value of the Capacitor Voltage
$\cos \phi$	Power Factor

3. MMC 제어 알고리즘

3.1 MMC 제어기 구성

그림 4는 본 논문에서 구현한 MMC의 제어 구성도를 나타낸 것이다. 제어기의 구성은 최상위 제어기인 Master controller부터 최하위 제어기인 SM controller로 구성되어 있으며, 각 controller는 MMC의 동작을 위한 제어알고리즘으로 구성되어있다. Master controller는 Energy Management Strategy 알고리즘에 의해서 유/무효 전력 지령치를 생성하고 생성된 지령치는 하위 제어기인 전류제어기(Current controller)로 전달된다. 전류제어기는 순환전류를 억제하는 알고리즘과 전류제어 알고리즘으로 구성되어 있으며 상위제어기에서 받은 지령에 의해 A, B, C상 기준전압의 지령치를 생성하고 하위제어기인 Arm controller에 전달한다. Arm controller는 출력전압 고조파 저감 알고리즘, SM 커패시터 전압균등 알고리즘, Redundancy module 투입 동작 알고리즘으로 구성되어 있으며, 상위제어기에서 받은 지령에 의해 각 압의 SM 중 ON 되어야 하는 SM의 개수의 지령치를 생성하고 하위제어기인 SM controller로 전달한다. SM controller는 지령을 받아 적절한 SM을 ON 상태로 동작시킨다.

그림 4 MMC의 제어기 구조

Fig. 4 Controller structure of MMC

3.2 출력전압 고조파 저감 알고리즘

그림 5 고조파 제거를 위한 등면적법

Fig. 5 EAM for harmonic reduction

MMC의 출력전압을 형성하는 방식은 크게 PWM 방식과 staircase modulation 방식이 있다[13]. PWM 방식은 스위칭 주파수가 높고 손실이 크기 때문에 대용량의 시스템에 적용이 부적합하므로 본 논문에서는 staircase modulation 방식을 이용하여 출력전압을 형성하였다. MMC의 출력전압은 상·하단 압을 이루고 있는 각 SM이 적절한 순간에 ON/OFF 동작을 수행해야 파형이 정현파에 가깝게 형성된다. 본 논문에서는 출력전압의 고조파를 최소화하기 위한 방법으로 그림 5에 보인 등면적법(EAM : Equal Area Method)을 적용하였다[14].

만약 두 개의 빗금 친 부분의 면적이 동일하다면 압을 구성하는 SM의 개수로 형성할 수 있는 출력전압의 파형은 최소의 고조파를 함유한다. 식 (2)는 두 개의 면적이 동일하게 될 수 있는 θ_5 를 구하기 위한 수식이다.

$$\int_{\theta_B}^{\theta_5} (m_a \sin \theta - B) d\theta - \int_{\theta_5}^{\theta_A} (A - m_a \sin \theta) d\theta = 0 \quad (2)$$

식 (2)를 정리하면 식 (3)과 같다.

$$\theta_5 = \frac{A\theta_A - B\theta_B + m_a \cos \theta_A - m_a \cos \theta_B}{A - B} \quad (3)$$

식 (3)에서 θ_A 와 θ_B 는 식 (4)에서 각각 얻을 수 있다.

$$\theta_A = \sin^{-1} \frac{A}{m_a}, \quad \theta_B = \sin^{-1} \frac{B}{m_a} \quad (4)$$

식 (3)을 SM의 개수가 변동되어도 적용할 수 있도록 일반화하면 식 (5)와 같은 수식을 얻을 수 있다.

$$\theta_n = (n\theta_{n/M} - (n-1)\theta_{(n-1)/M}) + Mm_a (\cos \theta_{n/M} - \cos \theta_{(n-1)/M}) \quad (5)$$

단, $n=1, 2, \dots, n$, $A = \frac{n}{M}$, $B = \frac{n-1}{M}$ 이며, M 은 $n/2$ 이다. (n : 압의 SM 개수)

3.3 전류제어기

그림 6은 MMC의 유·무효전력을 제어하기 위해 출력전압의 크기와 위상을 제어하는 전류제어기를 나타낸 것이다. 전류제어기는 상위제어기에서 유·무효전력의 지령을 받아 3상 기준전압을 생성한다. 전류제어기의 동작을 좀 더 구체적으로 살펴보면, 유효전류의 기준값은 실측 유효전류와 비교하여 PI 제어기를 거쳐 컨버터의 유효전압성분을 생성한다. 이 유효전압성분은 실측유효전압성분과 합쳐지고 다시 무효전류성분에서 공급되는 교차성분만큼 보정된 후 컨버터가 출력해야 할 기준 유효전압 v_d^* 를 생성한다. 한편 무효전류의 기준값은 실측무효전류와 비교하여 PI 제어기를 거쳐 컨버터의 무효전압성분을 생성한다. 이 무효전압성분은 실측무효전압성분과 합쳐지고 다시 유효전류성분에서 공급되는 교차성분만큼 보정된 후 컨버터가 출력해야 할 기준무효

전압 v_q^* 를 생성한다. 이렇게 형성된 기준 유·무효전압을 d-q 역변환하면 컨버터가 출력해야 하는 기준 상전압 v_a^*, v_b^*, v_c^* 이 생성된다. PWM 방식의 경우 이 기준 상전압을 삼각파와 비교하여 게이트 펄스를 생성하지만, staircase modulation 방식은 전류제어기에서 생성된 기준 상전압이 출력전압의 고조파저감을 위한 알고리즘(EAM)에 입력되어 MMC의 출력전압의 고조파가 최소가 되는 지점에서 SM을 ON/OFF시킬 수 있는 게이트 펄스를 생성한다.

그림 6 전류 제어기
Fig. 6 Current controller

3.4 CCSC(Circulating Current Suppressing Controller)

그림 7 MMC의 순환 전류
Fig. 7 Circulating current of MMC

MMC는 출력전압형성의 특성상 상단 암과 하단 암의 전압 차가 주기적으로 발생하며, 이에 따른 내부 순환전류가 발생한다. 그림 7은 MMC의 등가회로도를 통해 내부순환전류(isuma, isumb, isumc)의 흐름을 나타낸 것이다.

순환전류는 암전류를 왜곡시키고 SM 커패시터 전압의 리플을 증가시키게 되는데, 이를 억제하기 위해서 암 리액터의 용량을 증가시키는 방법이 있지만 암 리액터의 용량증가는 제어의 속응성을 저하시키고 시스템의 비용을 증가시키는 단점이 있다. 그래서 논문[15, 16]에서는 순환전류를 억제시키기 위한 제어기를 제안하고 분석하였는데, 본 논문에서는 논문[15, 16]에서 제안한 CCSC 알고리즘을 분석하고 PSCAD/EMTDC 프로그램을 이용하여 구현하였다. MMC의 각 상에 흐르는 순환전류는 계통주파수의 2배 주파수특성을

가지고 있으며, 상순이 A, C, B상의 순으로 나타나는데 이를 d-q변환과정을 거쳐 d, q 성분으로 변환하고 PI제어기를 이용해 순환전류를 억제할 수 있는 적절한 d, q 성분의 기준 전압을 생성한다. 생성된 CCSC 기준전압은 그림 8(b)와 같이 전류제어기에서 생성된 기준전압과 합쳐져서 새로운 A, B, C상 기준상전압을 생성한다. 새로운 A, B, C상 기준상전압을 EAM에 적용함으로써 순환전류를 억제하고 고조파를 최소화할 수 있는 출력전압을 생성한다.

(a) CCSC

(b) Current controller with CCSC

그림 8 전류 제어기

Fig. 8 Current controller

3.5 Redundancy Module 동작 알고리즘

MMC는 SM이 직렬로 연결되어 암을 이루고 두 개의 암과 두 개의 암 리액터가 한 상을 이룬다. 암을 이루는 SM의 개수는 출력하고자 하는 전압레벨에 따라서 정해진다. 출력전압의 레벨을 n+1레벨로 설정하고 싶다면 암의 SM 개수는 n개가 필요하다. 그런데 만약 암을 이루는 SM의 개수를 n+1 또는 n+2개와 같이 증가시키고 평상시 운전 중에는 n+1 또는 n+2개의 SM 중 n개만 동작시키다가, SM 1개에 고장이 발생하면 고장이 발생한 SM은 기계식 스위치를 통해서 bypass시키고 1개 또는 2개의 예비모듈(Redundancy Module)을 출력전압을 형성하는데 투입함으로써 SM의 고장 발생 시에도 정상상태 운전을 계속 유지할 수 있다. 예비 모듈은 특정 SM을 지정한 후 모든 SM이 정상상태로 동작하는 경우에는 아무 동작을 하지 않은 상태로 있는 것이 아니라 n+2개의 SM 커패시터의 전압이 모두 측정되어 소팅 알고리즘(sorting algorithm)에 의해 정렬이 된 후 전압형성을 위해 ON되어야 하는 SM의 개수가 정해지는 방식이다. 결국 전압형성을 하기 위해 ON 되는 SM의 개수는 n+2개 중에서 결정되는 것이다. 이러한 동작을 통해서 n+2개의 SM의 커패시터 전압은 모두 일정 전압을 형성하고 일정한 에너지를 가지고 있게 된다. 그리하여 하나의 SM이 고장에 의해 탈락이 되면 총 n+1개의 SM 중 n개를 ON 시켜 출력전압을 안정적으로 형성한다.

하지만 만약 암이 n+2개로 구성되고 예비모듈 2개를 특정 SM로 설정하고 예비 모듈을 제외한 n개의 정상 SM로 출력전압을 형성하다가 하나의 SM에 고장이 발생하면 예비

모듈을 투입해야 하는데 이 때 예비 모듈의 커패시터에는 에너지가 충전되어 있지 않기 때문에 일전전압 이상으로 전압을 충전하는데 시간이 필요하게 되어 신속한 투입에 의한 전압형성이 되지 못한다. 그림 9는 본 논문에서 제안하는 예비 모듈의 투입동작 알고리즘을 다이어그램으로 정리한 것이다.

그림 9 예비 모듈 동작 알고리즘

Fig. 9 Redundancy module operation algorithm

4. 11-Level MMC HVDC 시뮬레이션 모델

4.1 11-level MMC HVDC System

그림 10 25MVA 11-레벨 MMC HVDC 시스템

Fig. 10 25MVA 11-level MMC HVDC System

그림 10은 본 논문에서 구현한 25MVA급 11-level MMC HVDC 시스템 구성을 나타낸 것이다. 전체 시스템은 2기의 MMC가 BTB(Back-to-Back)구조로 연결되어 있으며, DC link전압은 $\pm 10\text{kV}$ 로 제어된다. MMC HVDC 시스템은 1기의 MMC가 유효전력제어를 통해 DC link전압을 일정하게 유지하는 제어동작을 수행하고 무효전력제어를 통해서 연계된 계통의 역률제어 또는 계통전압안정화 제어를 선택적으로 수행한다. 다른 1기의 MMC는 유효전력제어를 통해서 전력의 흐름을 양방향으로 제어하고 무효전력제어를 통해서 역률제어 또는 계통전압안정화 제어를 수행한다. 출력전압을 11-레벨로 형성하기 위해서는 암을 이루는 SM의 개수가 10개로 이루어져야 한다. 본 논문의 시뮬레이션 모델은 각 암에 redundancy module이 각각 2개씩 추가되어, 암을 이루

는 SM의 총 개수는 12개로 이루어진다. 암 리액터는 정상 상태 운전에서는 순환전류를 억제하는 역할을 하며, DC 측 사고 발생 시 사고전류를 억제하는 역할을 한다. 변압기는 MMC의 출력전압을 계통전압 크기로 승압하고, 시스템과 계통을 전기적으로 분리하는 역할을 한다.

표 2 시스템 파라미터

Table 2 System parameter

Item	Values
Rated Power	25 MVA
DC Link Voltage	20 kV
SM Capacitor	9100 μF
Arm reactor	2.5 mH
Line-Line Output Voltage	11.0 kV
Tr.(Y, 22.9kV// Δ , 11.0kV)	5.5 mH
Leakage Reactance	5.5 mH
Number of SM per Arm	12 ea

본 논문에서는 PSCAD/EMTDC 프로그램을 이용하여 표 2에 시스템 파라미터를 제시한 25MVA 11-level MMC HVDC System에 대해 시뮬레이션모델을 개발하고 위에서 언급한 개별 SM 커패시터 전압 평형 알고리즘, 순환전류 억제 알고리즘, 출력전압 고조파 저감 알고리즘, 그리고 SM에 고장이 발생하면 예비 모듈을 투입시키는 redundancy module 동작 알고리즘을 구현하였다. 모든 제어 알고리즘은 C 코드로 구성된 사용자정의모델을 이용하여 구현하였고 그 타당성은 시뮬레이션 분석을 통해 검증하였다.

4.2 유·무효전력제어 시뮬레이션

MMC 컨버터로 구성된 BTB(Back-To-Back) HVDC 시스템의 시뮬레이션 모델을 구성하고 적절한 시나리오에 따른 유·무효전력제어가 이루어지는 것을 확인하였다. 또한 주요 지점의 전압, 전류를 확인하여 MMC의 출력전압과 출력전류의 THD를 확인하였으며, 설계된 SM 커패시터에 나타나는 전압 리플이 적절한 값을 갖는지 확인하였다.

표 3 시뮬레이션 타임 테이블

Table 3 Simulation time table

Item	Values									
Mode	1	2	3	4	5	6	7	8	9	10
P _{aref}	20M		0M		-20M		0M			
Q _{aref}	0M	15M		0M		-15M		0M		
Q _{uref}	0M								15M	-15M

표 3은 시간에 따른 유·무효전력 지령값을 10개 모드로 나타낸 것이다. 그림 10에서 송전단 MMC-A는 유효전력제어를 통해서 유효전력의 흐름을 양방향으로 제어하며 수신단 MMC-B는 DC-link전압을 일정값으로 제어한다.

그림 11은 시간에 따른 유·무효전력의 지령값과 실측값의

그래프를 나타낸 것이다. 전체 시뮬레이션 시간은 10개 모드로 구분되어 있으며, 각 모드별 동작 상태분석은 확대파형 분석과 THD 분석을 통해서 이루어졌다. MMC-B는 DC link전압을 20kV로 일정하게 제어하고 있으며, 유효전력의 흐름이 양방향으로 제어되는 과도상태에서도 일정값을 잘 유지하는 것을 확인하였다. 또한 각 MMC에 연계된 계통의 무효전력은 무효전력제어 기준값을 잘 추종하는 것을 확인하였다.

그림 11 25MVA 11-level MMC HVDC 시스템의 유/무효 전력 제어

Fig. 11 P & Q control of 25MVA 11-level MMC HVDC system

그림 12(a)는 그림 11의 모드 구간 중 유효전력이 정격에서 동작하는 구간인 모드1 구간을 확대한 것으로 전압, 전류 파형을 관찰하고 THD를 측정하여 MMC의 출력전압형성 알고리즘인 EAM의 성능을 확인하였다. 그림 12(b)는 그림 11의 모드 구간 중 유·무효전력이 모두 정격에서 동작하는 구간인 모드2 구간을 확대한 것으로 전압, 전류 파형을 관찰하였으며 THD를 측정하였다.

그림 13은 위에서 설계한 SM 커패시터 용량을 시뮬레이션에 적용한 결과 파형이다. 본 논문에서는 SM의 허용 전압리플을 10%로 설정하고 커패시터를 설계하였으며, 시뮬레이션 결과분석을 통해서 커패시터 설계수식의 타당성을 검증하였다. SM 커패시터의 전압리플은 부하가 가장 클 때 크게 나타나는 것을 알 수 있다.

4.3 순환전류 억제제어기(CCSC) 적용 시뮬레이션

그림 14는 MMC의 성능개선을 위한 순환전류 억제 제어기(CCSC)를 시뮬레이션에 적용하고 동작 전·후 파형을 비교함으로써 CCSC의 성능을 확인한 파형이다. 위에서부터 첫 번째 파형은 A상에 흐르는 순환전류 파형을 나타낸 것이며 순환전류는 계통 주파수의 2배 주파수인 120Hz 특성

(a) Voltage and current at mode1

(b) Voltage and current at mode2

그림 12 출력 전압, 전류 의 확대 파형

Fig. 12 Extended Waveform of Output Voltage and Current

그림 13 SM 커패시터 전압 리플과 확대 파형

Fig. 13 SM capacitor voltage ripple and extended waveform

을 가지고 있다. CCSC의 동작 전·후 순환전류의 크기는 확연한 차이가 난다. 두 번째 파형은 A상 상단 암에 흐르는 암전류를 나타낸 것이며 CCSC를 동작시키기 전에는 고조파가 함유된 왜곡된 전류파형을 나타내고 있지만 CCSC를 동작시키고 난 후 정현파로 개선되는 것을 알 수 있다. 세 번째 파형은 A상 상단 암 SM들의 커패시터 전압리플을 나타낸 것이며 순환전류가 억제됨에 따라서 커패시터의 전압리플이 약 40V정도 작아지는 것을 확인하였다. 네 번째와 다섯 번째 파형은 MMC의 3상 출력선간전압과 출력전류를 나

그림 14 CCSC를 적용한 MMC의 실험 파형

Fig. 14 Simulated waveform of MMC using CCSC

그림 15 예비 모듈 동작

Fig. 15 Redundancy module operation

타낸 것이며 CCSC의 동작 전·후 MMC의 유·무효전력제어에는 직접적인 영향을 미치지 않는 것을 확인하였다.

4.4 Redundancy Module 동작 시뮬레이션

본 논문에서 구성한 11-level MMC는 예비모듈을 2개 추가하여 하나의 암이 12개의 SM로 구성되어 있다. 10개의 SM은 11-level 출력전압을 형성하는데 꼭 필요한 구성이므로 최대 2개의 SM에 문제가 발생하더라도 계속해서 정상운전을 유지할 수 있다. 그림 15는 암의 SM이 순차적으로 2개까지 고장이 발생하였을 때 MMC의 동작이 정상적으로 이루어지는지 확인하기 위하여 출력전압, 출력전류, SM 커패시터 전압 리플을 분석해 보았다. SM에 고장이 발생하는 경우 결과파형과 같이 SM 커패시터 리플 전압이 과도상태에서 약간 상승하지만 출력전압, 출력전류 파형은 SM에 고장이 발생하기 전 상태를 잘 유지하고 있는 것을 확인하였다.

5. 결 론

본 논문에서는 MMC(modular multi-level converter)를 기반으로 한 HVDC의 동작특성을 스위칭-레벨에서 분석 가능한 시뮬레이션 모델을 개발하고 이 모델을 이용한 분석결과에 대해 기술하였다.

현재 상용화 된 MMC-기반 HVDC에서는 각상 한 Pole에 약 150개의 SM(sub-module)이 직렬로 결합되어 있어 전체를 그대로 스위칭-레벨로 분석하기 위한 시뮬레이션 모델을 개발하는 것은 불가능하다. 따라서 본 연구에서는 시뮬레이션의 복잡성을 완화하고 컴퓨터의 run-time을 줄이기 위해 각상 한 Arm에 12개의 SM으로 구성된 MMC-기반 HVDC를 대상으로 시뮬레이션 모델을 개발하였다.

개발한 시뮬레이션 모델에서는 각 SM의 DC 전압 평형과 순환전류 억제를 위한 알고리즘 그리고 교류 측 출력전압의 고조파저감을 위한 알고리즘을 채택하였으며 또한 각 폴의 SM에서 고장이 발생하였을 경우 이에 대처하는 redundancy 동작 알고리즘을 채택하였다.

개발한 시뮬레이션 모델은 MMC-기반 HVDC의 동작특성을 스위칭-레벨에서 분석하는데 활용 가능하고 교류나 직류단에서 발생하는 고장에 대해 각 SM을 보호하기 위한 회로와 알고리즘을 개발하는데 활용가능 할 것으로 판단된다.

감사의 글

본 연구는 2013년도 산업통상자원부의 재원으로 한국에너지기술연구원(KETEP)의 지원과 한국전력공사 재원으로 전력연구원의 지원을 받아 수행한 연구 과제(No. 20114010203030)입니다.

References

- [1] U. Axelsson, A. Holm, C. Liljegren, M. Aberg, K. Eriksson, O. Tollerz "The Gotland HVDC Light project-experiences from trial and commercial

- operation", Electricity Distribution, 2001. Part1: Contributions. CIRED. 16th International Conference and Exhibition on (IEE Conf. Publ No. 482)
- [2] B. Jacobson, P. Kalsson, G. Asplund, L. Harnefors and T. Jonsson "VSC-HVDC transmission with cascaded two-level converters", CIGRE Session, pp.B4 -B110 2010
- [3] C D Barker, N M Kirby, "Reactive power loading of components within a modular multi-level VSC HVDC converter", IEEE Electric power and energy conference, Winnipeg, Canada, 2011
- [4] R. Marquardt "Modular multilevel convertertopologies with DC-short circuit current limitation", Proc.8th Int. Power Electron. ECCE Asia Conf., pp.1425 -1431 2011
- [5] R. Marquardt "Modular multilevel converter: An universal concept for HVDC-Networks and extended DC-Bus-applications", Proc. Int. Power Electron. Conf., 2010, Jun. 2010
- [6] R. Marquardt, A. Lesnicar, "New Concept for High Voltage - Modular Multilevel Converter," PESC 2004, Aachen.
- [7] R. Marquardt, A.Lesnicar, "A new modular voltage source inverter topology," EPE 2003, Toulouse.
- [8] H.J. Knaak, "Modular Multilevel Converters and HVDC/FACTS: a success story," in Conf EPE 2011, Birmingham.
- [9] U. N. Gnanarathna, A. M. Gole and R. P. Jayasinghe "Efficient modeling of modular multilevel HVDC converters (MMC) on electromagnetic transient simulation programs", IEEE Trans. Power Del., vol. 26, no. 1, pp.316 - 324 2011
- [10] J. Peralta, H. Saad, S. Denetiee, J. Mahseredjian, and S. Nguefeu, "Detailed and averaged models for a 401-level MMC-HVDC system," IEEE Trans. Power Del., vol. 27, no. 3, pp. 1501 - 1508, Jul. 2012.
- [11] B. Han, H. Kim, and S. Baek, "Performance analysis of SSSC based on three-level multi-bridge PWM inverter", Elsevier Sci. Elect. Power Syst. Rese., vol. 61, no. 3, pp.195 -202 2002
- [12] G. Ding, M. Ding and G.Tang "An Innovative Modular Multilevel Converter Topology and Modulation Control Scheme for the first VSC-HVDC project in China", in Proc. 16th Power Systems Computation Conference (PSCC), 14-18 July 2008, Glasgow, United Kingdom.
- [13] B. Han, B. Bae, S. Baek and G. Jang "New configuration of UPQC for medium-voltage application", IEEE Trans. Power Del., vol. 21, no. 3, pp. 1438 - 1444 2006
- [14] B. Han, S. Baek, H. Kim and G. Karady "Dynamic characteristic analysis of SSSC based on multibridge inverter", IEEE Trans. Power Del., vol. 17, no. 2, pp. 623 -629 2002
- [15] Q. Tu, Z. Xu and L. Xu "Reduced switching-frequency modulation and circulating current suppression for modular multilevel

converters", IEEE Trans. Power Del., vol. 26, no. 3, pp.2009 -2017 2011

- [16] Q. Tu, Z. Xu, and J. Zhang, "Circulating current suppressing controller in modular multilevel converter," in Proc. IECON 2010 - 36th Annual Conf. IEEE Industrial Electronics Society, 2010, pp. 3198-3202.

저 자 소 개

홍 정 원 (洪井源)

1986년 9월 21일생. 2012년 명지대 전기공학과 졸업. 현재 동 대학원 전기공학과 석사과정.

E-mail : largegarden@nate.com

정 종 규 (鄭鍾圭)

1981년 3월 21일생. 2008년 명지대 전기공학과 졸업. 2010년 동 대학원 전기공학과 졸업(석사). 현재 동 대학원 전기공학과 박사과정.

E-mail : jjuk486@naver.com

유 승 환 (俞承煥)

1988년 11월 30일생. 2013년 명지대 전기공학과 졸업. 현재 동 대학원 전기공학과 석사과정.

E-mail : yoosh1130@hanmail.net

최 종 윤 (崔鍾允)

1972년 6월 21일생. 1996년 한양대 전기공학과 졸업. 1998년 동대학원 전기공학과 졸업(석사). 현재 명지대 대학원 전기공학과 박사과정. (주)효성 중공업 연구소 수석연구원.

E-mail : choris007@hyosung.com

한 병 문 (韓炳文)

1953년 7월 5일생. 1976년 서울대 전기공학과 졸업. 1988년 미 아리조나주립대 대학원 전기공학과 졸업(석사). 1992년 동 대학원 전기공학과 졸업(공학). 미 Westinghouse 중앙연구소 선임연구원. 현재 명지대 전기공학과 교수.

E-mail : erichan@mju.ac.kr