DGMOSFET의 전도중심과 항복전압의 관계

정학기*

Relation between Conduction Path and Breakdown Voltages of Double Gate MOSFET

Hakkee Jung*

요 약

본 연구에서는 이중게이트 MOSFET의 전도중심에 따른 항복전압의 변화를 분석하였다. DGMOSFET에 대한 단 채널효과 중 낮은 항복전압은 소자 동작에 장애가 되고 있다. 항복전압 분석을 위하여 포아송방정식의 분석학적 전위분포를 이용하였으며 이때 전하분포함수에 대하여 가우시안 함수를 사용함으로써 보다 실험값에 가깝게 해석하였다. 소자 파라미터인 채널길이, 채널두께, 게이트 산화막 두께 그리고 도핑농도 등에 대하여 전도중심의 변화에 대한 항복전압의 변화를 관찰하였다. 본 연구의 모델에 대한 타당성은 이미 기존에 발표된 논문에서 입증하였으며 본 연구에서는 이 모델을 이용하여 항복전압특성을 분석하였다. 분석결과 항복전압은 소자파라미터에 대한 전도중심의 변화에 크게 영향을 받는 것을 관찰할 수 있었다.

ABSTRACT

This paper have analyzed the change of breakdown voltage for conduction path of double gate(DG) MOSFET. The low breakdown voltage among the short channel effects of DGMOSFET have become obstacles of device operation. The analytical solution of Poisson's equation have been used to analyze the breakdown voltage, and Gaussian function been used as carrier distribution to analyze closely for experimental results. The change of breakdown voltages for conduction path have been analyzed for device parameters such as channel length, channel thickness, gate oxide thickness and doping concentration. Since this potential model has been verified in the previous papers, we have used this model to analyze the breakdown voltage. Resultly, we know the breakdown voltage is greatly influenced on the change of conduction path for device parameters of DGMOSFET.

키워드

DGMOSFET, 항복, 가우시안 분포, 단채널효과, 전도중심, 채널크기

Key word

DGMOSFET, breakdown, Gaussian function, short channel effect, conduction path, channel dimension

* 종신회원 : 군산대학교(교신저자,hkjung@kunsan.ac.kr)

접수일자 : 2012. 11. 28

심사완료일자 : 2013. 01. 03

I. 서 론

삼성전자가 올해를 기점으로 전 세계 반도체매출액의 10%를 차지하게 되었다. 이는 메모리산업 뿐만이 아니라 모바일기기를 중심으로 한 시스템반도체의 양산에 기인한다. 반도체산업의 경쟁은 날로 치열해지고 있으며 이는 시스템LSI의 개발과 메모리소자의 대용량화 그리고 차세대 트랜지스터의 개발 등으로 집약되고 있다. 특히 트랜지스터의 소형화에 대한 연구는 반도체산업의 주도권 쟁탈의 근간이 되고 있다. 그러나 기존의 CMOSFET는 10 nm급 소자제작시 단채널효과 및 터널링효과 등으로 한계에 다다를 것이라고 반도체산업 국제기술로드맵 ITRS(International Technology Roadmap for Semiconductor)는 제시하고 있다[1]. CMOSFET구조를 10 nm이하의 채널길이를 제작하기 위해선 필연적으로 발생하는 단채널효과를 해결하여야만 한다. 스켈링이론에 따르면 채널길이가 S 배 감소하면 전류량은 S 의 증가, 입력커패시턴스의 S 배 감소, 스위칭지연과수의 S^2 배 증가 및 셀면적의 S^2 배 감소 등과 같은 중요한 출력효과를 향상시키는 반면, 문턱전압의 이동, 드레인유도장벽감소, 문턱전압이하 스윙특성 저하 및 항복전압특성 저하 등과 같은 심각한 단채널효과도 나타내고 있다[2].

단채널효과를 해결하기 위하여 기존의 CMOSFET와는 달리 게이트를 상하 두 개로 제작하여 게이트의 전류 제어능력을 약 2배정도 향상시켜 채널길이 감소에 의한 단채널효과를 근본적으로 감소시킬 수 있는 이중게이트(Double Gate; DG) MOSFET에 대한 연구가 활발히 진행 중이다[3]. 또한 DGMOSFET의 경우 채널로 순수 반도체 또는 저 도핑반도체를 사용함으로써 불순물 산란을 거의 제거할 수 있으므로 동작속도를 크게 향상시킬 수 있다. 이중게이트 MOSFET는 FinFET 등 다중게이트 MOSFET[4]에 비하여 간단한 구조로 제작할 수 있어 더욱 연구가 활발히 진행되고 있다. 이러한 단채널효과 중 트랜지스터의 동작범위를 제한하고 오동작을 유도하는 항복전압특성의 저하는 매우 심각한 단채널효과이다.

이에 본 연구에서는 DGMOSFET에서 채널구조에 따른 전도중심의 변화가 항복전압에 미치는 영향을 관찰함으로써 DGMOSFET의 집적회로 응용에 초석을 마련

하고자 한다. 이를 위하여 Tiwari 등의 포아송방정식의 해석학적 모델[5]과 Fulop의 애벌런치 항복조건[6]을 이용할 것이다.

2장에서는 포아송방정식의 해석학적 모델과 항복조건에 대하여 설명할 것이며 3장에서 이 모델을 적용하였을 경우, 항복전압의 변화를 전도중심의 변화와 함께 채널구조의 변화에 따라 고찰할 것이다. 또한 4장에서 결론을 맺을 것이다.

II. 항복전압모델 및 전도중심

그림 1. DGMOSFET의 개략도

Fig. 1 Schematic view of DGMOSFET

그림 1은 이 논문에서 사용한 DGMOSFET의 개략도이다. 이 구조의 x , y , z 방향에 대한 전위분포를 구하기 위하여 포아송방정식을 이용하였다.

$$\nabla^2 \Psi = qn(x)/\epsilon_{si} \quad (1)$$

여기서 $n(x)$ 는 채널 내 도핑농도이며 ϵ_{si} 는 실리콘의 유전율이다. z 방향의 전위분포변화는 무시할 수 있을 정도이므로 x 와 y 방향에 대해서 전위분포를 해석하였으며 이때 전하분포는 다음과 같은 가우스 함수를 이용하였다.

$$n(x) = N_p \exp\left(-\left\{\frac{x - R_p}{\sqrt{2}\sigma_p}\right\}^2\right) \quad (2)$$

여기서 N_p 는 이온주입 시 도즈량에 의하여 결정되는 최대 도핑분포값이며 R_p 와 σ_p 는 각각 이온주입의 범위 및 분포편차를 나타낸다. 식 (1)과 (2)를 풀기 위하여 Tiwari 등의 전개방법[5]을 이용하면 표면전위분포 ϕ_s 를 구할 수 있다.

항복전압을 구하기 위하여 Fulop의 항복조건을 이용하였다. Fulop의 항복조건은 다음과 같다.

$$1.8 \times 10^{-35} \int_0^{L_y} \left(-\frac{d\phi_s}{dy} \right)^7 dy = 1 \quad (3)$$

식 (3)를 만족하는 드레인전압을 구하여 항복전압으로 정의하므로써 항복전압을 구할 수 있다. 본 연구에서는 식(3)을 풀기 위하여 Simpson의 법칙을 이용하였다.

전자분포는 볼츠만통계에 의하여

$$n_m(x, y) = \frac{n_i^2}{N_p} \exp(q\phi(x, y)/kT) \quad (4)$$

이며 여기서 n_i 는 순수반도체의 전자농도이고 k 는 볼츠만상수, 그리고 T 는 절대온도이다. 최소 채널전위 $\phi_{\min}(x)$ 는 $\partial\phi(x, y)/\partial y = 0$ 에서 구할 수 있다. 드레인전류는 최소 채널전위에 존재하는 전자분포 $n_m(x)$ 에 비례하며 이 값은 식 (3)에서 $\phi(x, y)$ 대신 $\phi_{\min}(x)$ 를 대입시켜 구할 수 있다. 이와같이 구한 전자분포 $n_m(x)$ 를 이용하면 전도중심을 구할 수 있다. 전도중심은 전자분포의 형태에 의하여 결정되고 대부분의 전자흐름이 발생하는 영역을 의미하며 다음과 같이 구할 수 있다[7].

$$x_{eff} = \frac{\int_0^{t_{si}/2} x e^{\phi_{\min}(x)/V_t} dx}{\int_0^{t_{si}/2} e^{\phi_{\min}(x)/V_t} dx} \quad (5)$$

이와 같이 채널구조에 따라 표면전위의 최소값이 변화할 것이며 이는 결국 항복전압의 변화로 나타날 것이

다. 이 연구에서는 채널구조의 변화에 따라 나타나는 전도중심의 변화가 항복전압에 미치는 영향을 관찰할 것이다.

III. 항복전압 및 전도중심에 대한 결과고찰

식 (3)과 (5)를 이용하여 계산한 항복전압과 전도중심의 변화를 채널길이에 따라 게이트산화막 두께를 파라미터로 하여 그림 2에 도시하였다. 이온주입 시 전하분포는 가우스함수에 의하여 분포되며 이때 이온주입범위는 6 nm, 분포변차는 2 nm로 고정하였다.

그림 2. 게이트산화막두께를 파라미터로 도시한 채널길이의 변화에 따른 항복전압 및 전도중심의 변화

Fig. 2 The deviation of breakdown voltage and conduction path for channel length drawn with the parameter of gate oxide thickness

그림에서 관찰할 수 있듯이 전도중심이 상단은 게이트에 가까이, 그리고 하단은 게이트에서 멀리 즉, 채널내부에 형성되어 비대칭적으로 전도중심이 형성되고 있다는 것을 알 수 있다. 또한 채널길이가 감소하면 단채널 효과에 의하여 항복전압이 급격히 감소하고 있다는 것을 관찰할 수 있다. 전도중심이 채널내부로 이동할수록 항복전압의 감소가 더욱 강해지고 있다. 게이트 산화막 두께가 증가할수록 전도중심은 게이트단자로 향하고 항복전압도 증가한다.

그러나 채널길이가 약 50 nm 이하에서는 게이트 산화막 두께와 관계없이 단채널효과에 의하여 항복전압이 동일하게 유지되고 있다. 채널길이가 증가하여 100 nm 이상일 때는 항복전압이 일정하게 유지되며 다만 게이트 산화막 두께가 증가하면 항복전압도 증가하는 결과를 관찰할 수 있다.

채널 내 도핑에 따른 항복전압과 전도중심의 변화를 고찰하기 위하여 그림 3에 채널길이에 따라 전도중심과 항복전압의 변화를 도시하였다. 저 도핑의 경우, 고 도핑의 경우보다 상대적으로 채널길이에 따라 거의 일정한 전도중심을 보이는 것을 알 수 있다. 채널길이가 60 nm 이하 영역에서 채널도핑농도가 클 경우, 항복전압이 미소하나마 작게 유지되다가 채널길이가 증가하면 고 도핑의 경우 오히려 항복전압이 증가하는 것을 관찰할 수 있다.

그림 3. 채널도핑농도를 파라미터로 도시한 채널길이의 변화에 따른 항복전압 및 전도중심의 변화

Fig. 3 The deviation of breakdown voltage and conduction path for channel length drawn with the parameter of channel doping concentration

이는 전도중심이 고 도핑의 경우 게이트단자에 가까운 반면 저 도핑의 경우 채널내부에 전도중심을 유지하면서 항복전압이 작게 유지되고 있기 때문이다. 그림 2에서도 언급한 바와 같이 전도중심이 게이트단자로 이동할수록 항복전압은 더욱 증가하는 것을 알 수 있다.

그림 4. 채널두께를 파라미터로 도시한 채널길이의 변화에 따른 항복전압 및 전도중심의 변화

Fig. 4 The deviation of breakdown voltage and conduction path for channel length drawn with the parameter of channel thickness

채널두께의 변화에 대한 항복전압 및 전도중심의 변화를 관찰하기 위하여 그림 4에 채널길이에 따라 전도중심과 항복전압의 변화를 도시하였다. 이온주입범위 및 분포편차에 의하여 전도중심은 상단의 경우 채널중심으로, 그리고 하단의 경우 게이트단자로 이동하여 있다는 것을 알 수 있다. 특히 채널두께가 20 nm로 증가하였을 경우 상단의 전도중심에 비하여 하단의 전도중심이 게이트단자로 심하게 이동하여 있다는 것을 관찰할 수 있다. 전술한 바와 같이 채널길이가 50 nm 이하에선 항복전압이 단채널효과에 의하여 크게 감소하면서 채널두께에 관계없이 동일하게 유지되고 있었다. 또한 100 nm 이상에선 항복전압이 일정하게 유지되면서 채널두께가 증가하면 항복전압도 증가하는 것을 관찰할 수 있었다. 전술한 바와 같이 전도중심이 게이트단자로 이동하는 경우, 즉, 채널길이가 증가하는 경우는 단채널효과가 감소하여 항복전압도 일정하게 유지되는 것이다.

IV. 결 론

본 연구에서는 이중게이트 MOSFET의 전도중심에 따른 항복전압의 변화를 채널길이, 게이트산화막 두

께, 채널도핑 그리고 채널두께 등에 따라 분석하였다. DGMOSFET에 대한 단채널효과 중 낮은 항복전압은 소자동작에 저해가 되고 있다. 항복전압분석을 위하여 포아송방정식의 해석학적 모델 및 Fulop의 항복조건을 이용하였으며 소자 파라미터인 채널길이, 채널두께, 게이트산화막 두께, 채널도핑농도, 채널두께 등에 대하여 전도중심의 변화에 대한 항복전압의 변화를 관찰하였다.

결과적으로 게이트산화막 두께가 증가할수록 전도중심은 게이트단자로 향하고 항복전압도 증가한다. 또한 채널길이가 60 nm이하 영역에서는 고 도핑의 경우, 항복전압이 미소하나마 작게 유지되다가 채널길이가 증가하면 항복전압이 증가하는 것을 관찰할 수 있었다. 이는 전도중심이 고 도핑 채널의 경우, 게이트단자에 가까운 반면 저 도핑의 경우 채널내부에 전도중심을 유지하면서 항복전압이 작게 유지되고 있는 것이다. 또한 채널두께가 증가하면 항복전압도 증가하나 채널길이가 60 nm이하에서는 채널두께에 관계없이 단채널효과에 의하여 항복전압이 급격히 감소하고 있었다.

이와같이 항복전압의 변화는 채널구조에 따라서 크게 변화하므로 이중게이트 MOSFET의 항복전압 설계시 이와같은 사항을 고려하여야 할 것이다.

참고문헌

- [1] Technology Roadmap on Semiconductors, 2007 edition, Semiconductor Industry Association. URL: <http://public.itrs.net>
- [2] J.Sallese, N.Chevillon, C.Lallement, B.Iniguez and F.Pregaldiny, "Charge Based Modeling of Junctionless Double-Gate Field-Effect Transistors ,"IEEE Trans. Electron Devices, Vol. 58, No.8, pp.2628-2637, 2011.
- [3] H.K.Jung, "Analysis of Doping Profile Dependent Threshold Voltage for DGMOSFET Using Gaussian Function," International Journal of KIMICS, Vol.9, No.3, pp.310-314, 2011.
- [4] D.S.Havaladar, G.Katti, N.DasGupta and A.DasGupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, Vol. 53, No.4, pp.737-741,

2006.

- [5] P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
- [6] W.Fulop, "Calculation of Avalanche Breakdown Voltages of Silicon p-n Junctions," Solid-State Electronics, vol.10, pp.39-43, 1967.
- [7] Z.Ding, G.Hu, H.Gu, R.Liu, L.Wang and T.Ting, "An Analytical Model for the Subthreshold Swing of Double-Gate MOSFETs,," IWJT-2010, May 2010.

저자소개

정 학 기 (Hak Kee Jung)

1983.3 아주대학교 전자공학과
B.S.

1985.3 연세대학교 전자공학과
M.S.

1990.8 연세대학교 전자공학과 Ph.D

1995.8 일본 오사카대학 교환교수

2005.8 호주 그리피스대학 교환교수

1990.3~현재 군산대학교 전자공학과 교수

2013.1~현재 한국정보통신학회 수석부회장

※ 관심분야: 반도체소자 시뮬레이션, 몬테칼로
시뮬레이션, 회로 및 시스템 해석 등