후면 형상에 따른 결정질 실리콘 태양전지의 후면전계 형성 및 특성

김현호 · 김성탁* · 박성은* · 송주용* · 김영도* · 탁성주* · 권순우** · 윤세왕** · 손창식*** · 김동환†

고려대학교 마이크로/나노 시스템, *고려대학교 신소재공학과
대한제당주식회사 중앙연구소, *신라대학교 전자재료공학과

Back Surface Field Properties with Different Surface Conditions for Crystalline Silicon Solar Cells

Hyunho Kim, Seongtak Kim*, Sungeun Park*, Jooyong Song*, Young Do Kim*,
Sung Ju Tark*, Soonwoo Kwon**, Sewang Yoon**, Chang-sik Son*** and Donghwan Kim†

Department of Micro/Nano Systems, Korea University, Seoul 136-713, Korea

*Department of Materials Science and Engineering, Korea University, Seoul 136-713, Korea

**R&D Center, TS Corporation, Incheon 400-201, Korea

***Department of Electronic Materials Engineering, Silla University, Busan 617-736, Korea

(2011년 3월 9일 접수 : 2011년 4월 5일 최종수정 : 2011년 4월 6일 채택)

Abstract To reduce manufacturing costs of crystalline silicon solar cells, silicon wafers have become thinner. In relation to this, the properties of the aluminium-back surface field (Al-BSF) are considered an important factor in solar cell performance. Generally, screen-printing and a rapid thermal process (RTP) are utilized together to form the Al-BSF. This study evaluates Al-BSF formation on a (111) textured back surface compared with a (100) flat back surface with variation of ramp up rates from 18 to 89°C/s for the RTP annealing conditions. To make different back surface morphologies, one side texturing using a silicon nitride film and double side texturing were carried out. After aluminium screen-printing, Al-BSF formed according to the RTP annealing conditions. A metal etching process in hydrochloric acid solution was carried out to assess the quality of Al-BSF. Saturation currents were calculated by using quasi-steady-state photoconductance. The surface morphologies observed by scanning electron microscopy and a non-contacting optical profiler. Also, sheet resistances and bulk carrier concentration were measured by a 4-point probe and hall measurement system. From the results, a faster ramp up during Al-BSF formation yielded better quality than a slower ramp up process due to temperature uniformity of silicon and the aluminium surface. Also, in the Al-BSF formation process, the (111) textured back surface is significantly affected by the ramp up rates compared with the (100) flat back surface.

Key words back surface field (BSF), ramp up rates, flat back surface, textured back surface, silicon solar cells.

1. 서 론

결정질 실리콘 태양전지의 제조비용 중 실리콘 소재 및 웨이퍼가 차지하는 비율이 50% 이상으로 큰 비중을 차지하고 있다. 따라서 최근 제조비용절감을 위해 박형 실리콘 태양전지 개발이 활발히 이루어지고 있다.¹⁻³⁾ 박형 실리콘 태양전지 개발에 따라 후면전계(back surface field, BSF)의 역할이 중요해지면서, 후면 전극 형성에 따른 후면전계의 특성이 재평가 되고 있다.⁴⁾ 후면전계는 후면 재결합 방지를 위해 p-type 실리콘 웨이퍼 후면에 p⁺ 도핑

하는 것을 말하며, 도핑된 농도에 의해 내부 전위차가 생기고 후면 쪽으로 전자의 이동이 어려워져 후면의 급속과 재결합을 막아주게 되어 개방전압(open-circuit voltage, V_{oc})의 상승과 함께 충전률(fill factor, FF)을 향상시킴으로써 태양전지의 효율 향상 시킨다.⁵⁻⁷⁾ 후면 전극 형성은 주로 알루미늄 페이스트를 스크린 프린팅 하여 인쇄한 후 소성 공정을 통하여 이루어지는데, 이 때 실리콘과 알루미늄 합금(alloy)층의 형성과 함께 알루미늄 후면전계가 형성된다.^{8,9)} 본 연구에서는 태양전지 후면 형상에 따른 후면전계 형성의 차이를 비교하기 위하여 후면의 평평한 구조와 텍스처링된 구조에서 온도상승률 변화에 따라 형성되는 후면전계의 형상 및 특성을 비교 하였다. 평평한 후면(flat back surface)과 텍스처링된 후면(textured back

†Corresponding author
E-Mail : solar@korea.ac.kr (D. Kim)

surface)에 스크린 프린터로 알루미늄을 인쇄 후 RTP (rapid thermal processing) 장비를 이용하여 온도상승률 (Ramp up rates)을 18, 39, 58, 89°C/s 로 달리하여 후면전계를 형성하였다. 염산을 이용하여 후면전계를 제외한 알루미늄 층과 실리콘-알루미늄 합금 층을 제거하여 후면전계의 형상을 관찰하고, 면 저항 및 포화전류밀도를 측정하여 후면전계의 특성을 분석하였다.

2. 실험 방법

2.1 후면구조 형성

결정질 실리콘 태양전지에서 후면 구조에 따른 후면전계 형상 및 특성을 비교하기 위하여 Fig. 1과 같이 공정을 진행 하였다.

본 연구에서는 초크랄스키(Czochralski, Cz) 방법에 의해 성장된 두께 약 220 μm , 5인치 p-type, (100) 실리콘 웨이퍼를 사용하였다. 먼저, 결정질 실리콘 웨이퍼 제조 시 절삭 공정으로 인한 결함 등의 손상 층을 제거하기 위하여 45wt.% 수산화칼륨(potassium hydroxide solution, KOH) 용액으로 80°C에서 10분간 절삭손상 식각(saw damage etching, SDE)을 실시하였다. 웨이퍼 표면에 남아있는 알칼리 이온 제거를 위해 염산/과산화수소 혼합 용액(hydrochloric peroxide mixture, HPM)으로 세정 후 초순수(de-ionized water, DIW)를 이용하여 세척하였다.

후면 구조에 차이를 두기 위하여 i)후면에 식각 방지용 실리콘 질화막(barrier-SiN_x)을 증착 시킨 웨이퍼와 ii)후면이 절삭 손상층 식각 상태인 웨이퍼를 20wt.% 사메틸수산

화암모늄(tetramethyl ammonium hydroxide, TMAH) 용액을 사용하여 80°C 에서 80분간 텍스처링을 실시하였다. 후면에 식각 방지용 실리콘 질화막을 증착 시킨 웨이퍼는 전면부분만 텍스처링 되어 후면이 평평한 구조이며, 다른 웨이퍼는 전면과 후면 모두 텍스처링이 되었다. 염산/과산화수소 혼합 용액과 황산/과산화수소의 혼합 용액(sulfuric acid and peroxide mixture, SPM)으로 웨이퍼 표면에 남아있는 알칼리 이온과 유기물 제거 후 초순수를 이용하여 세척하였다.

2.2 후면전계 형성

후면이 텍스처링된 웨이퍼와 텍스처링 되지 않은 평평한 웨이퍼를 BOE 용액(buffered oxide etchant)를 이용하여 후면에 남아있는 식각 방지용 실리콘 질화막과 자연 산화막을 제거한 뒤, 초순수로 세척 후 건조하였다. 후면전계의 포화전류밀도(saturation current density, J₀)를 측정할 때, 전면에서 발생하는 표면 재결합의 영향을 최소화하기 위하여 전면에 패시베이션 층인 실리콘 질화막(SiN_x)을 증착시켰다.^{10,11)} 후면전계를 형성하기 위하여, 스크린 프린터를 이용하여 알루미늄 페이스트(FX35-120, Ferro)를 인쇄 한 후 RTP로 건조 (drying) 및 소성 (firing) 공정을 실시하였다. 소성 공정 시, Fig. 2와 같이 번-아웃 (burn-

Fig. 1. Fabrication of back surface field formation for back surface difference.

Fig. 2. Firing process using RTP system with different ramp up rates.

Table 1. Peak temperature at flat and textured back surface during firing process.

Ramp up rates	Peak temperature (°C)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	639	644	641	645
Textured back surface	642	641	640	646

out) 공정을 통해 알루미늄 페이스트 내 유기물 접착제 (organic binder)를 태운 후, 온도 상승률을 18, 39, 58, 89°C/s 로 달리 하여 후면전계를 형성하였고 Peak 온도는 Table 1과 같다. 후면전계의 형성을 확인하기 위하여, 후면전계층과 실리콘 간의 식각 차이를 이용하여 HF:HNO₃:CH₃COOH=1:3:6 으로 10초간 식각한 후,¹²⁾ 주사전자현미경(scanning electron microscopy, SEM)으로 관찰하였다.

또한 후면전계의 형상 및 특성을 분석하기 위하여, 염산을 이용하여 후면 알루미늄 층만을 제거한 후, 3차원 미세형상측정기(3D optical profiler)로 후면전계의 표면 형상을 비교하였으며, 후면전계의 전기적 특성을 관찰하기 위해 4-point probe와 홀효과 측정기(hall measurement system)를 이용하여 면 저항(sheet resistance) 및 캐리어 농도를 측정하였다. 포화전류밀도 측정에는 QSSPC (quasi-steady-state photoconductance)를 사용하였다.^{13,14)}

Fig. 3. Cross-section SEM images of Al-BSF formation in flat back surface (a) 18°C/s, (b)39°C/s, (c)58°C/s, (d)89°C/s and textured back surface (e)18°C/s, (f)39°C/s, (g)58°C/s, (h)89°C/s.

3. 결과 및 고찰

3.1 후면전계 형상 관찰

Fig. 3은 후면구조에 따라 형성된 후면전계를 관찰한 사진이다. 온도상승률이 18°C/s로 낮을 때에는 Fig. 3의 (a), (e)와 같이 후면구조에 상관없이 후면전계가 불균일하게 형성되었지만, 온도상승률이 증가할수록 알루미늄과 실리콘의 합금 층이 얇아지고 Table 2와같이 두꺼운 후면전계 층이 형성되었다. 그리고 후면전계 층의 균일도를 측정하기 위해, 염산을 이용하여 알루미늄 층을 제거하였다. Fig. 4은 알루미늄 층을 제거하기 전과 후에 후면전계를 주사전자 현미경으로 관찰한 사진이다. 알루미늄 층을 제거한 후, 3차원 미세형상측정기로 중심선 평균 거칠기(arithmetical average roughness, R_a)를 측정하여 Table 3에 정리하였다. 온도상승률이 18°C/s 에서 89°C/s 증가 시, 후면전계 층의 중심선 평균 거칠기 감소량이 평평한 후면과 텍스처링된 후면에서 각각 0.45 μm , 0.46 μm 로 후면전계의 균일도가 상승하였다.

온도 상승률이 높을수록 실리콘과 알루미늄 계면의 온도 균일성으로 인해, 온도 상승률이 높은 경우가 낮은 경우보다 균일한 후면전계를 형성하는 것을 볼 수 있다. 이는 온도상승률이 느린 경우 실리콘 표면이 충분히 가열되지 않아 표면의 온도분포가 일정하지 않고 부분적으로 온도의 분포가 다르게 되어 알루미늄-실리콘 액상의 침투가 불균일하게 된다. 따라서 알루미늄-실리콘 액상의

Table 2. Thickness of Al-BSF with flat and textured back surface by ramp up rates.

Ramp up rates	Al-BSF thickness (μm)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	2-3	3-4	4-5	5-6
Textured back surface	2-3	3-4	5-6	6-7

Table 3. Surface roughness of Al-BSF with the flat and textured back surface by ramp up rates.

Ramp up rates	BSF roughness, R_a (μm)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	1.47	1.31	1.17	1.02
Textured back surface	1.43	1.13	1.24	0.97

침투가 실리콘 표면으로부터 깊이 방향으로 불균일하게 일어나며 그 결과로 인해 실리콘과 알루미늄 합금 층의 두께가 증가하게 된다. 알루미늄 후면 전계의 경우, 알루미늄으로의 실리콘 선 확산이 무엇보다 중요하게 작용하는데 온도의 분포가 불균일 한 경우 알루미늄 층으로의 실리콘 확산이 불균일하고 제한적으로 일어나므로 알루미늄-실리콘 액상 내의 실리콘의 분포가 충분하지 못하여 얇은 후면전계의 형성으로 이어진다. 그러나 온도의 상승률이 빠른 경우는 온도의 분포가 실리콘 표면의 평행한 방향으로 일정하여 알루미늄-실리콘 액상의 침투가 깊이 방향이 아닌 표면과 평행한 방향으로 일어나며 이 경우 알루미늄으로의 실리콘 확산이 표면 전면에 걸쳐서 일어나므로 두껍고 균일한 후면전계가 형성된다.¹⁵⁾

또한, 평평한 후면(flat back surface)과 비교하여 텍스처링된 후면(textured back surface) 에서 온도상승률이 증가할수록 보다 두껍고 균일한 후면전계가 형성되었다. 이는 알루미늄과 실리콘이 접촉하고 있는 면 방향이 평평한 후면의 경우 (100)면, 텍스처링된 후면의 경우 (111)면으로 후면전계 형성 시, 실리콘의 면 방향에 따라 알루미늄의 확산 거동에 차이가 있으며 온도상승률에 따라 더 큰 차이를 보인 것으로 판단된다.

3.2 면 저항(sheet resistance) 및 캐리어 농도(bulk carrier concentration) 측정

염산을 이용하여 알루미늄 층을 제거한 후, 후면전계 층의 면 저항과 캐리어 농도를 측정하여 후면전계에 도핑

(a)

(b)

Fig. 4. SEM picture of Al-BSF in (a) before removed aluminum-metal and (b) after removed aluminum-metal.

Fig. 5. Sheet resistance of Al-BSF with the (a) flat and (b) textured back surface by ramp up rates.

Table 4. Sheet resistance value of Al-BSF with the flat and textured back surface.

Ramp up rates	Sheet resistance(Ω/sq)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	51.60	33.59	24.08	23.92
Textured back surface	67.16	39.55	26.46	19.55

된 알루미늄 양을 비교해보고자 하였다. Fig. 5와 Table 4에서와 같이, 평평한 후면과 텍스처링된 후면 모두에서 온도상승률이 증가할수록 면 저항이 감소하였다. 온도상승률이 18°C/s 에서 89°C/s 로 증가 시, 평평한 후면은 51.60 Ω/sq 에서 23.92 Ω/sq 으로 약 54% 감소하였고, 텍스처링된 후면에서는 67.16 Ω/sq 에서 19.55 Ω/sq 으로 약 71% 감소하였다.

또한, 후면전계의 캐리어 농도를 홀효과 측정기로 측정한 결과를 Fig. 6와 Table 5에 정리하였다. 온도상승률이 18°C/s 에서 89°C/s 로 증가 시 캐리어 농도는 평평한 후

Fig. 6. Bulk carrier concentration of Al-BSF with the (a) flat and (b) textured back surface by ramp up rate.

Table 5. Bulk carrier concentration value of Al-BSF with the flat and textured back surface.

Ramp up rates	Bulk carrier concentration (cm⁻³)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	2.8E+16	6.1E+16	8.2E+16	1.3E+17
Textured back surface	2.5E+16	5.1E+16	1.1E+17	1.9E+17

면의 경우 2.8E+16 cm⁻³ 에서 1.3E+17 cm⁻³, 텍스처링된 후면의 경우 2.5E+16 cm⁻³ 에서 1.9E+17 cm⁻³ 로 각각 1.0E+17 cm⁻³, 1.7E+17 cm⁻³ 만큼 증가하였다.

따라서 후면전계 형성 시, 온도상승률이 증가할수록 알루미늄이 도핑되는 양이 증가하면서 후면전계의 특성이 향상될 수 있다는 것을 보여준다. 또한 평평한 후면 보다 텍스처링된 후면에서 온도상승률에 따라 알루미늄이 도핑되는 양의 변화폭이 크기 때문에, 텍스처링된 후면에서 온도상승률을 높여 후면전계를 형성하면 후면전계의 특성이 우수할 것으로 판단 된다. 이러한 현상은 알루미늄이 실리콘과 접촉하는 면적과 면 방향의 차이에 의한 것으로 사료된다. 텍스처링된 후면은 피라미드 구조를 형성한 (111)면으로 시편이 같은 크기일 때, (100)면인 평평한 후면 보다 알루미늄과 접촉하는 면적이 더 넓기 때문에 후면전계 형성 시, 확산되는 알루미늄 양이 차이가 있을 것으로 생각된다.

3.3 포화전류밀도(saturation current density, J_0) 측정

후면전계의 특성을 분석하기 위해 후면전계에서 발생되는 포화전류밀도를 QSSPC로 측정^{11,12)}하여 Fig. 7와 Table 6에 나타내었다. QSSPC 로 포화전류밀도를 측정할 때, 전면에서의 표면 재결합의 영향을 줄이기 위하여 전면에 PECVD로 실리콘 질화막으로 패시베이션 하였다.^{8,9)} 온도상승률이 18°C/s 에서 89°C/s 로 증가 시, 평평한 후면에

Fig. 7. Saturation current density of Al-BSF with the (a) flat and (b) textured back surface by ramp up rates.

Table 6. Saturation current density value of Al-BSF with the flat and textured back surface.

Ramp up rates	Saturation current density, J_0 (A/cm^2)			
	18°C/s	39°C/s	58°C/s	89°C/s
Flat back surface	1.3E-11	6.5E-12	1.6E-12	3.3E-12
Textured back surface	5.1E-11	1.4E-11	6.1E-12	3.1E-12

서는 포화전류밀도 값이 $1.3E-11 A/cm^2$ 에서 $3.3E-12 A/cm^2$ 로 $9.7E-12 A/cm^2$ 감소하였고, 텍스처링된 후면에서 $5.1E-11 A/cm^2$ 에서 $3.1E-12 A/cm^2$ 로 $4.8E-11 A/cm^2$ 감소하였다. 평평한 후면 보다 텍스처링된 후면에서 형성된 후면전계의 포화전류밀도 값이 온도상승률의 증가에 따라 큰 폭으로 감소한 것을 볼 수 있다. 이러한 포화전류밀도의 변화는 알루미늄 후면전계 층의 재결합 전류와 후면전계의 표면 패시베이션 능력과 밀접한 연관이 있는데 온도 상승률이 빠른 경우 포화전류밀도가 낮은 결과를 보여준다. 이러한 결과로 빠른 온도상승률이 느린 경우 보다 우수한 후면전계 특성을 보여준다고 할 수 있다. 텍스처링된 후면과 평평한 후면의 경우 포화전류밀도의 변화는 캐리어 농도 변화에 기인하는데 이러한 결과로 인해 농도 변화와 포화전류밀도의 변화가 비례적으로 나타나며 carrier transport equations으로부터 검증된 바 있다.¹¹⁾

실리콘의 결정방향 (100)면과 (111)면에서 온도상승률에 따라 후면전계 형성에 차이가 있으며, 평평한 후면인 (100)면 보다 텍스처링된 후면인 (111)면에서 후면전계 형성 시 온도상승률에 영향을 많이 받는 것을 알 수 있다. 따라서 텍스처링된 후면에서 89°C/s 이상 온도상승률 조건으로 후면전계 형성함으로써 포화전류밀도 값이 줄어들어 후면의 누설전류 감소로 인하여 개방전압이 상승 할 것으로 사료된다.

4. 결 론

결정질 실리콘 태양전지의 후면전계 형성 시 온도상승률을 18, 39, 58, 89°C/s 로 변화시키며 후면전계 특성을 관찰하였다. 온도 상승률이 높을수록 실리콘과 알루미늄 계면의 온도 균일성으로 인해, 후면구조에 상관없이 온도상승률이 증가할수록 두껍고 균일한 후면전계를 형성하였다. 평평한 후면과 텍스처링된 후면에서 형성된 후면전계의 면 저항은 온도상승률이 18°C/s 에서 89°C/s 로 증가 시 각각 54%, 71% 감소하였고, 캐리어 농도는 각각 $1.0E+17 cm^{-3}$, $1.7E+17 cm^{-3}$ 만큼 증가하였다. 포화전류밀도 값은 각각 $9.7E-12$, $4.8E-11 A/cm^2$ 로 감소하였다. 후면전계 형성 시 온도상승률이 증가할수록 후면전계의 형상 및 특성이 우수하였다. 평평한 후면 보다 텍

스처링된 후면에서 두껍고 균일한 후면전계가 형성되었으며, 면 저항 및 캐리어 농도, 포화전류밀도 값 역시 보다 우수한 특성을 보였다. 평평한 후면과 텍스처링된 후면에서의 특성 차이는 알루미늄과 실리콘 웨이퍼의 접촉 면적 차이와 표면에서의 wetting 차이, (100) 면과 (111) 면에서의 알루미늄과 실리콘의 확산 거동에 차이가 있을 것이라 사료된다. 이 연구를 통해 평평한 후면과 텍스처링된 후면의 온도 상승률에 따른 후면전계 형상과 특성 변화를 관찰하였으며, 텍스처링된 후면의 경우가 온도 상승률에 보다 큰 특성 향상을 보인다는 것을 알 수 있었다. 이를 바탕으로 온도 상승률이 전면전극 형성에 미치는 영향을 고려하여 최적의 조건을 찾는 연구가 필요하다.

감사의 글

본 연구는 지식경제부의 재원으로 한국에너지 기술평가원(KETEP)의 지원을 받아 수행한 연구 과제입니다 (No. 2008NPV08P09000, No. 20101010100640).

참 고 문 헌

1. A. Wang, J. Zhao, S. R. Wenham and M. A. Green, Progress in Photovoltaics: Research and Applications, **4**(1), 55 (1996).
2. G. P. Willeke, Sol. Energ. Mater. Sol. Cell., **72**(1-4), 191 (2002).
3. B. J. Kang, S. Park, S. H. Lee, H. Kim, B. G. Shin, S. Kwon, J. W. Byeon, S. Yoon and D. Kim, Kor. J. Mater. Res., **20**(11), 617 (2010) (in Korean).
4. O. N. Hartley, R. Russell, K. C. Heasman, N. B., Mason and T. M. Bruton, in Proceedings of 29th IEEE Photovoltaic Specialists Conference (New Orleans, USA, May 2002) p. 118. DOI : 10.1109/PVSC.2002.1190470.
5. Zs. Makaro, G. Battistig, Z. E. Horvath, J. Likonen and I. Barsony, Vacuum, **50**(3-4), 481 (1998).
6. J. Jeong, A. Rohatgi, V. Yelundur, A. Ebong, M. D. Rosenblum and J. P. Kalejs, IEEE Trans. Electron Dev., **48**(12), 2836 (2001).
7. J. G. Fossum, IEEE Trans. Electron Dev., **24**(4), 322 (1977).
8. P. Lolgen, C. Leguijt, J. A. Eikelboom, R. A. Steeman, W. C. Sinke, L. A. Verhoef, P. F. A. Alkemade and E. Algra, in Proceedings of 23rd IEEE Photovoltaic Specialists Conference (Louisville, USA, May, 1993) p. 236. DOI : 10.1109/PVSC.1993.347046.
9. S. Narasimha, A. Rohatgi and A. W. Weeber, IEEE Trans. Electron Dev., **46**(7), 1363 (1999).
10. S. Bowden, D. Kim, C. Honsberg and A. Rohatgi, in Proceedings of 23rd IEEE Photovoltaic Specialists Conference (Louisville, USA, May 1993) p. 410.
11. R. R. King, R. A. Sinton and R. M. Swanson, IEEE Trans.

- Electron Dev., **37**(2), 365 (1990).
12. V. Meemongkolkiat, M. Hilali and A. Rohatgi, in Proceedings of 3rd World Conference on Photovoltaic Energy Conversion (Osaka, Japan, May 2003) p. 1467.
13. R. Sinton, User Manual: WCT-100 Photoconductance Tool, Sinton Consulting, Green Circle Boulder, Colorado (2003).
14. R. A. Sinton, A. Cuevas and M. Stuckings, in Proceedings of 25th IEEE Photovoltaic Specialists Conference (Washington, USA, May 1996) p. 457. DOI : 10.1109/PVSC.1996.564042.
15. F. M. Roberts, E. L. G. Wilkinson, J. Mater. Sci., **6**, 189 (1971).